片上系统的寻址方法、片上系统及电子设备技术方案

提供了一种片上系统的寻址方法、片上系统及电子设备。该片上系统的寻址方法包括：将片上系统的内存划分为多个空间切片；将多个空间切片中的部分或全部空间切片配置给第一功能子系统；对配置给第一功能子系统的多个空间切片进行地址映射，得到第一功能子系统的多个虚拟地址空间切片；对多个虚拟地址空间切片进行线性排布，得到第一功能子系统的处理器的寻址空间；其中，第一功能子系统为片上系统的多个功能子系统中的任一功能子系统。本申请实施例可以对内存的整个地址空间进行不完全叠加，有助于减少各功能子系统的寻址空间的冗余空间，减少寻址空间的拥挤程度。减少寻址空间的拥挤程度。减少寻址空间的拥挤程度。

【技术实现步骤摘要】
片上系统的寻址方法、片上系统及电子设备


[0001]本申请实施例涉及片上系统
，并且更为具体地，涉及一种片上系统的寻址方法、片上系统及电子设备。

技术介绍

[0002]在系统功能集成化的大趋势下，通过一个片上系统可以集成多个应用系统的功能。例如，一个车载系统可以包括多个功能子系统，如座舱系统、车辆控制系统、驾驶辅助系统等。多个功能子系统通常采用传统的片上总线共同寻址方式，目前多个功能子系统的处理器的寻址空间存在冗余占用大、可用寻址空间受限的问题。

技术实现思路

[0003]本申请实施例提供一种片上系统的寻址方法、片上系统及电子设备。下面对本申请实施例涉及的各个方面进行介绍。
[0004]第一方面，提供一种片上系统的寻址方法，包括：将所述片上系统的内存划分为多个空间切片；将所述多个空间切片中的部分或全部空间切片配置给第一功能子系统；对配置给所述第一功能子系统的多个空间切片进行地址映射，得到所述第一功能子系统的多个虚拟地址空间切片；对所述多个虚拟地址空间切片进行线性排布，得到所述第一功能子系统的处理器的寻址空间；其中，所述第一功能子系统为所述片上系统的多个功能子系统中的任一功能子系统。
[0005]第二方面，提供一种片上系统，包括：内存；多个功能子系统；平台控制单元，与所述内存和所述多个功能子系统相连，用于执行如第一方面所述的寻址方法。
[0006]第三方面，提供一种电子设备，包括：存储器，用于存储代码；处理器，用于执行所述存储器中存储的代码，以执行如第一方面所述的寻址方法。
[0007]第四方面，提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序用于执行如第一方面所述的寻址方法。
[0008]本申请实施例可以对内存的整个地址空间进行不完全叠加，有助于减少各功能子系统的寻址空间的冗余空间，有助于实现多个功能子系统处理器的定制寻址空间，减少寻址空间的拥挤程度。
附图说明
[0009]图1是本申请实施例提供的片上系统的寻址方法的流程示意图。
[0010]图2是图1方法的一种可能的地址映射关系的示意图。
[0011]图3是本申请实施例提供的片上系统的示意图。
[0012]图4是图3系统的一种可能的用户界面的布置示意图。
[0013]图5是图3系统的一种可能的地址映射与控制关系的示意图。
[0014]图6是图5中的地址映射单元连接的示意图。
[0015]图7是图3系统的一种可能的构建方式的流程示意图。
[0016]图8是图3系统启动的流程示意图。
[0017]图9是图5中的平台控制单元启动的流程示意图。
具体实施方式
[0018]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。
[0019]在系统功能集成化的大趋势下，可以通过一个片上系统(system on chip，SOC)集成多个应用系统的功能。例如，一个车载系统通常包括多个功能系统，如座舱系统、车辆控制系统、驾驶辅助系统(ADAS/ADS)等，分别对应人机交互、车辆控制、自动辅助驾驶等功能。
[0020]片上系统又称为系统级芯片，指一组相互连接的电子电路，是在单个芯片上集成一个完整的系统。SOC通常包括但不限于：硬件内核、存储器、外围电路和通信接口。硬件内核可以包括各种不同类型的处理器，例如，通用处理器、中央处理单元(central processing unit，CPU)、数字信号处理器(digital signal processor，DSP)、图形处理单元(graph processing unit，GPU)、加速处理单元(accelerated processing unit，APU)、辅助处理器、单核处理器和多核处理器。此外，硬件内核还可以体现为其它硬件和硬件组合，例如，专用集成电路(application specific integrated circuits，ASIC)、现场可编程门阵列(field programmable gate array，FPGA)、其它可编程逻辑器件、分离门逻辑器件、晶体管逻辑器件、性能监测硬件、看门狗硬件和时间基准等。可以对集成电路进行配置，使得集成电路的部件位于单片的半导体材料(例如硅)上。
[0021]出于安全性的考虑，多个功能系统间需要进行隔离，可以是硬件实体之间的隔离，并进行必要的功能系统间的受控通信。当前的SOC中，多个功能系统或称为多个功能子系统，多个功能子系统通常采用传统的片上总线共同寻址方式，功能子系统内的寻址空间是完全叠加的。一个典型问题就是很多的硬件知识产权(intellectual property，IP)块都集中在前32位(bit)的范围(即0～4GByte)，这样前段的寻址空间的排布相当拥挤，SOC上很多的功能子系统(多为32bit
‑
CPU)都在争抢这32位寻址范围，导致可用前段寻址空间(0～4GByte)严重拥挤。IP块例如可以为神经网络单元(neutral network unit，NNU)、GPU、图像信号处理(image signal processing，ISP)等。
[0022]为缓解可用前段寻址空间(0～4GByte)的拥挤状况，目前的寻址扩展支持方式如下：
[0023]1)直接的总线接入端口的静态地址映射转换，设计后存在不能动态地址调整的问题。
[0024]2)在总线前端直接使用高位填入偏移，使总线主设备(Bus Master)端口能够访问超越CPU的寻址范围。实现方式有两种：静态方式和动态方式。静态方式是固定为一块4GByte的边界范围，但在实际使用中很受限。动态方式则需要2次操作才能进行访问，过程中需要软件参与处理的流程，会导致过程延迟(latency)很大。这对于高速处理是一个硬伤，在实时性和吞吐性能方面都有问题。
[0025]3)采用存储管理单元(memory manage unit，MMU)进行相关地址表映射处理。通常是软件调配方式，会将功能子系统复杂化，稳定性也相应下降。此外，有些功能子系统的CPU
是没有MMU的。
[0026]可见，以上寻址扩展的方式还存在着不足，未能解决前段寻址空间(0～4G Byte)拥挤的问题。在SOC系统中，多个功能子系统的CPU不能变更寻址空间，冗余空间较多；多个功能子系统的32bit
‑
CPU的寻址空间因冗余占用，挤占可用寻址空间受限，同时也制约了SOC系统整体的性能和提升空间。
[0027]因此，如何开发一种冗余空间较小的片上系统的寻址扩展方案是需要解决的问题。
[0028]基于此，本申请实施例提出一种片上系统的寻址方法。图1是本申请实施例提供的片上系统的寻址方法的流程示意图。如图1所示，本申请实施例的片上系统的寻址方法主要可以包括步骤S110至步骤S140，下面对这些步骤进行详细描述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种片上系统的寻址方法，其特征在于，包括：将所述片上系统的内存划分为多个空间切片；将所述多个空间切片中的部分或全部空间切片配置给第一功能子系统；对配置给所述第一功能子系统的多个空间切片进行地址映射，得到所述第一功能子系统的多个虚拟地址空间切片；对所述多个虚拟地址空间切片进行线性排布，得到所述第一功能子系统的处理器的寻址空间；其中，所述第一功能子系统为所述片上系统的多个功能子系统中的任一功能子系统。2.根据权利要求1所述的寻址方法，其特征在于，所述将所述片上系统的内存划分为多个空间切片，包括：通过片上总线的多个地址空间切片，将所述内存划分为多个空间切片，其中所述多个地址空间切片与所述内存的所述多个空间切片一一对应；所述将所述多个空间切片中的部分或全部空间切片配置给第一功能子系统，包括：通过将所述多个地址空间切片中的部分或全部空间配置给所述第一功能子系统，将所述多个空间切片中的部分或全部空间切片配置给所述第一功能子系统。3.根据权利要求2所述的寻址方法，其特征在于，所述通过片上总线的多个地址空间切片，将所述内存划分为多个空间切片，其中所述多个地址空间切片与所述内存的所述多个空间切片一一对应，包括：通过所述片上总线的多个地址空间切片，将所述内存和多个知识产权IP块划分为多个空间切片；其中，所述多个地址空间切片中的部分地址空间切片与所述内存的多个空间切片一一对应，所述多个地址空间切片中的部分地址空间切片与所述多个知识产权块的存储空间一一对应。4.根据权利要求3所述的寻址方法，其特征在于，所述方法还包括：若所述第一功能子系统的第一知识产权块具有直接存储访问功能，则所述第一知识产权块采用直接存储访问方式对所述内...

【专利技术属性】
技术研发人员：汪建，
申请(专利权)人：黑芝麻智能科技成都有限公司，
类型：发明
国别省市：