带失调和噪声消除和基极电流补偿的BGR制造技术

本发明专利技术公开了一种带失调和噪声消除和基极电流补偿的BGR，包括：带隙基准核心电路，用于输出一个与温度无关的电压；基极电流补偿电路，用于平衡带隙基准核心电路中晶体管的集电极电流，以使电路更趋于理想状态；折叠共源共栅运算放大器，用于引入深度负反馈，以对带隙基准核心电路的输出电压进行箝位；启动电路，用于使带隙基准电路通电工作在正确的稳定状态；输出级电路，用于输出零温度系数的基准电压。该电路增大了核心回路的反馈系数，降低了来自运算放大器的失调电压与低频噪声对输出参考电压的影响；同时消除了核心电路中BJT的基极电流对集电极电流密度的影响，降低了输出参考电压的温度系数，实现了对温度特性的优化。化。化。

【技术实现步骤摘要】
带失调和噪声消除和基极电流补偿的BGR


[0001]本专利技术属于微电子
，具体涉及一种带失调和噪声消除和基极电流补偿的BGR。

技术介绍

[0002]随着微电子技术的发展，小型的电子设备，例如可穿戴式设备与植入式医疗器械等也得到了迅速发展，随之到来的是人们对这些设备的性能要求日益提高。在生物信号前端，需要多个由基准电压源产生的VREF。带隙基准源可以提供一个几乎不受电源电压、温度变化影响的直流电压，是许多模拟电路、数字电路和混合信号电路的核心电路。带隙基准电路通常分为电压模和电流模两种结构。其中电压模带隙基准由于其结构限制，输出的参考电压通常不能低于1.2V，无法运用在低压场景之中。因此，在需要低参考电压的时候，一般使用的是电流模带隙基准。
[0003]然而，针对带隙基准的应用场景，传统的电流模带隙BGR(bandgap reference，基准电压源)的噪声和失调严重，对输出电压的精度影响比较大，这制约了可穿戴式设备和植入式医疗器械设备的性能。此外，由于基极电流带来的影响，晶体管的集电极电流并不相等，从而使带隙基准的温度特性偏离了理想情况。

技术实现思路

[0004]为了解决现有技术中存在的上述问题，本专利技术提供了一种带失调和噪声消除和基极电流补偿的BGR。本专利技术要解决的技术问题通过以下技术方案实现：
[0005]一种带失调和噪声消除和基极电流补偿的BGR，包括带隙基准核心电路、基极电流补偿电路、折叠共源共栅运算放大器以及启动电路和输出级电路；其中，
[0006]所述带隙基准核心电路用于输出一个与温度无关的电压；
[0007]所述基极电流补偿电路连接所述带隙基准核心电路，用于平衡所述带隙基准核心电路中晶体管的集电极电流，以使电路更趋于理想状态；
[0008]所述折叠共源共栅运算放大器连接所述带隙基准核心电路，用于引入深度负反馈，以对所述带隙基准核心电路的输出电压进行箝位；
[0009]所述启动电路连接所述带隙基准核心电路，用于使带隙基准电路通电工作在正确的稳定状态；
[0010]所述输出级电路连接所述带隙基准核心电路，用于输出零温度系数的基准电压。
[0011]本专利技术的有益效果：
[0012]1、本专利技术提供的带失调和噪声消除和基极电流补偿的BGR一方面设计了高性能的带隙基准核心电路，增大了核心回路的反馈系数，降低了来自运算放大器的失调电压与低频噪声对输出参考电压的影响；另一方面设计了基极电流补偿电路，通过抽灌电流的方式，消除了核心电路中BJT的基极电流对集电极电流密度的影响，降低了输出参考电压的温度系数，实现了对温度特性的优化；
[0013]2、本专利技术提供的带失调和噪声消除和基极电流补偿的BGR基于0.18μm标准CMOS工艺，在电源电压为1.2V，温度为27℃的条件下，带隙基准源的输出电压为600.30mV，功耗为27.06μW，在0.1Hz～100Hz的积分噪声为7.612μVrms；在
‑
45℃～125℃的温度范围内，温度系数为17.78ppm1℃，输出误差最大值为0.14％。
[0014]以下将结合附图及实施例对本专利技术做进一步详细说明。
附图说明
[0015]图1是本专利技术实施例提供的一种带失调和噪声消除和基极电流补偿的BGR的结构框图；
[0016]图2是本专利技术实施例提供的一种带失调和噪声消除和基极电流补偿的BGR的详细电路图；
[0017]图3是本专利技术实施例提供的折叠共源共栅运算放大器的详细电路图；
[0018]图4是本专利技术实施例提供的基于电流模BGR的失调和低频噪声抑制结构图和部分小信号等效电路图；
[0019]图5是传统电流模BGR的相关结构图；
[0020]图6是本专利技术实施例提供的电流模带隙基准电路的启动波形图；
[0021]图7是本专利技术实施例提供的电流模带隙基准电路输出参考电压随温度的变化曲线图；
[0022]图8是传统电流模带隙基准的输出参考电压随温度的变化曲线图；
[0023]图9是本专利技术实施例提供的电流模带隙基准电路失调抑制能力仿真图；
[0024]图10是传统电流模带隙基准的失调抑制能力仿真图；
[0025]图11是本专利技术实施例提供的折叠共源共栅运放的交流仿真图；
[0026]图12是本专利技术实施例提供的电流模带隙基准电路的等效输出噪声随频率的变化曲线；
[0027]图13是传统电流模带隙基准的等效输出噪声随频率的变化曲线；
[0028]图14是本专利技术实施例提供的电流模带隙基准电路的平均输出电压、1σ误差随温度变化的仿真曲线。
[0029]图15是传统电流模带隙基准的平均输出电压、1σ误差随温度变化的仿真曲线。
[0030]图16是本专利技术实施例提供的一种具有失调和噪声消除和基极电流补偿的电流模带隙基准电路的静态总电流随温度变化的仿真曲线。
具体实施方式
[0031]下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。
[0032]实施例一
[0033]请参见图1，图1是本专利技术实施例提供的一种带失调和噪声消除和基极电流补偿的BGR的结构框图，其包括带隙基准核心电路、基极电流补偿电路、折叠共源共栅运算放大器以及启动电路和输出级电路；其中，
[0034]带隙基准核心电路用于输出一个与温度无关的电压；
[0035]基极电流补偿电路连接带隙基准核心电路，用于平衡带隙基准核心电路中晶体管的集电极电流，以使电路更趋于理想状态；
[0036]折叠共源共栅运算放大器连接带隙基准核心电路，用于引入深度负反馈，以对带隙基准核心电路的输出电压进行箝位；
[0037]启动电路连接带隙基准核心电路，用于使带隙基准电路通电工作在正确的稳定状态；
[0038]输出级电路连接带隙基准核心电路，用于输出零温度系数的基准电压。
[0039]进一步的，请参见图2，图2是本专利技术实施例提供的一种带失调和噪声消除和基极电流补偿的BGR的详细电路图，其中，
[0040]带隙基准核心电路包括第一核心NPN型BJT管Q3、第二核心NPN型BJT管Q4、第三核心NPN型BJT管Q5、第一核心PMOS管M
P5
、第二核心PMOS管M
P6
、第三核心PMOS管M
P7
、第一核心电阻R4、第二核心电阻R5、第三核心电阻R6、第四核心电阻R7；其中，
[0041]第一核心PMOS管M
P5
的源端连接VDD，其栅端连接启动电路和折叠共源共栅运算放大器的输出端，其漏端连接第一核心NPN型BJT管Q3的集电极和折叠共源共栅运算放大器的反向输入端；
[0042]第二核心PMOS管M
P6
的源端连接VDD，其栅端连接折叠共源共栅运算放大器的输出端，其漏端连接第二核心NPN型BJT管Q4的集电极；
[0043]第三核心P本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带失调和噪声消除和基极电流补偿的BGR，其特征在于，包括带隙基准核心电路、基极电流补偿电路、折叠共源共栅运算放大器以及启动电路和输出级电路；其中，所述带隙基准核心电路用于输出一个与温度无关的电压；所述基极电流补偿电路连接所述带隙基准核心电路，用于平衡所述带隙基准核心电路中晶体管的集电极电流，以使电路更趋于理想状态；所述折叠共源共栅运算放大器连接所述带隙基准核心电路，用于引入深度负反馈，以对所述带隙基准核心电路的输出电压进行箝位；所述启动电路连接所述带隙基准核心电路，用于使带隙基准电路通电工作在正确的稳定状态；所述输出级电路连接所述带隙基准核心电路，用于输出零温度系数的基准电压。2.根据权利要求1所述的带失调和噪声消除和基极电流补偿的BGR，其特征在于，所述带隙基准核心电路包括第一核心NPN型BJT管、第二核心NPN型BJT管、第三核心NPN型BJT管、第一核心PMOS管、第二核心PMOS管、第三核心PMOS管、第一核心电阻、第二核心电阻、第三核心电阻、第四核心电阻；其中，第一核心PMOS管的源端连接VDD，其栅端连接所述启动电路和折叠共源共栅运算放大器的输出端，其漏端连接第一核心NPN型BJT管的集电极和折叠共源共栅运算放大器的反向输入端；第二核心PMOS管的源端连接VDD，其栅端连接折叠共源共栅运算放大器的输出端，其漏端连接第二核心NPN型BJT管的集电极；第三核心PMOS管的源端连接VDD，其栅端连接折叠共源共栅运算放大器的输出端，其漏端连接第三核心NPN型BJT管的集电极；第一核心NPN型BJT管的发射极连接GND，其基极连接第二核心NPN型BJT管的集电极、折叠共源共栅运算放大器的正向输入端；第二核心NPN型BJT管的基极连接第三核心NPN型BJT管的基极、第三核心NPN型BJT管的集电极；第三核心NPN型BJT管的发射极连接GND；第一核心电阻连接于第一核心NPN型BJT管的集电极和GND之间；第二核心电阻连接于第二核心NPN型BJT管的发射极和GND之间；第三核心电阻连接于第二核心NPN型BJT管的集电极和GND之间；第四核心电阻连接于第三核心NPN型BJT管的集电极和GND之间。3.根据权利要求1所述的带失调和噪声消除和基极电流补偿的BGR，其特征在于，所述基极电流补偿电路包括第一补偿NPN型BJT管、第二补偿NPN型BJT管、第三补偿NPN型BJT管、第一补偿NMOS管、第二补偿NMOS管、第一补偿PMOS管、第二补偿PMOS管、第三补偿PMOS管、第四补偿PMOS管、第五补偿PMOS管、第六补偿PMOS管、第七补偿PMOS管、第一补偿电阻、第二补偿电阻、第三补偿电阻、第四补偿电阻；其中，第一补偿NPN型BJT管、第二补偿NPN型BJT管、第一补偿PMOS管、第二补偿PMOS管、第一补偿电阻、第二补偿电阻构成左侧补偿电路；其中，第一补偿NPN型BJT管的发射极连接GND，其基极连接第二补偿NPN型BJT管的集电极，其集电极连接第一补偿PMOS管的漏端；
第二补偿NPN型BJT管的发射极连接GND，其基极连接第一核心NPN型BJT管的集电极，其集电极连接第二补偿PMOS管的漏端；第一补偿PMOS管的源端连接VDD，其栅端连接折叠共源共栅运算放大器的输出端；第二补偿PMOS管的源端连接VDD，其栅端连接折叠共源共栅运算放大器的输出端；第一补偿电阻连接于第一补偿NPN型BJT管的集电极和GND之间；第二补偿电阻连接于第二补偿NPN型BJT管的集电极和GND之间；第三补偿NPN型BJT管、第一补偿NMOS管、第二补偿NMOS管、第三补偿PMOS管、第四补偿PMOS管、第五补偿PMOS管、第六补偿PMOS管、第七补偿PMOS管、第三补偿电阻、第四补偿电阻构成右侧补偿电路；其中，第三补偿NPN型BJT管的基极连接第六补偿PMOS管的漏端、第六补偿PMOS管的栅端、第五补偿PMOS管的栅端，其集电极连接第七补偿PMOS管的漏端、第五补偿PMOS管的源端、第六补偿PMOS管的源端；第三补偿PMOS管的源端连接VDD，其栅端连接第四补偿PMOS管的栅端、第四补偿PMOS管的漏端、第一补偿NMOS管的漏端；第四补偿PMOS管的源端连接VDD；第五补偿PMOS管的漏端连接第一补偿NMOS管的栅端、第二补偿NMOS管的栅端、第二补偿NMOS管的漏端；第七补偿PMOS管的源端连接VDD，其栅端连接折叠共源共栅运算放大器的输出端；第一补偿NMOS管的源端和第二补偿NMOS管的源端均连接GND；第三补偿电阻连接于第三补偿NPN型BJT管的发射极和GND之间；第四补偿电阻连接于第三补偿NPN型BJT管的集电极和GND之间。4.根据权利要求1所述的带失调和噪声消除和基极电流补偿的BGR，其特征在于，所述折叠共源共栅运算放大器包括依次连接的电流源电路、直流偏置电路和折叠共源共栅差分对；其中，所述电流源电路用于产生稳定的电流；所述直流偏置电路用于为放大电路提供适宜的偏置电流，确定静态工作点；所述折叠共源共栅差分对用于小信号的放大。5.根据权利要求4所述的带失调和噪声消除和基极电流补偿的BGR，其特征在于，所述电流源电路包括第一电流源NMOS管、第二电流源NMOS管、第三电流源NMOS管、第四电流源NMOS管、第一电流源PMOS管、第二电流源PMOS管、第...

【专利技术属性】
技术研发人员：廖栩锋，杜建华，戴宇轩，张少华，田远理，刘帘曦，
申请(专利权)人：西安电子科技大学重庆集成电路创新研究院，
类型：发明
国别省市：