一种误差放大器输出高低钳位电路制造技术

本发明专利技术公开了一种误差放大器输出高低钳位电路，通过利用了基准电压V

【技术实现步骤摘要】
一种误差放大器输出高低钳位电路


[0001]本专利技术涉及开关电源
，具体涉及一种误差放大器输出高低钳位电路。

技术介绍

[0002]随着近些年计算机和通信领域的飞速发展，人工智能、物联网等快速普及，便携式智能终端产品和通信设备的数量迅速增长，而这些产品与设备都需要开关电源，所以开关电源成为了近几年重要的发展热门之一，而稳定高效的DC
‑
DC变换器对长时间有效维持设备的正常工作至关重要，可以保证设备的安全性，同时在市场竞争中具有一定的优势，所以DC
‑
DC必须要具有足够的稳定性，高效率等优点。
[0003]在DC
‑
DC电路的设计过程中，误差放大器(EA)的输出通常连接到PWM比较器的负端，而PWM比较器的正端则是电感电流的采样信号和斜坡补偿信号的叠加，然后再与负端的误差放大器的输出进行比较，而PWM比较器的输出便是来控制功率管的关断和续流管的打开。但是如果误差放大器的输出出现了较大的波动，很可能会导致电路功能出现问题，影响了芯片的正常工作，使得芯片的安全性和工作效率大大降低。
[0004]当负载从轻载变为重载时，输出电压降低，导致V
FB
电压降低，误差放大器的输出电压升高，输出接到PWM比较器上，使得PWM比较器控制功率管关断时间延迟，这个时候电感的充电时间会增加，使得电感电流变大。但是当电感电流过大时，容易将芯片烧毁。所以需要高钳位电平使得误差放大器的输出不大于此电平，保证电感电流不会因为过大而对芯片造成损坏。
[0005]当负载从重载变为轻载时，充电时误差放大器输出下降较快，而功率管很快就关闭，电感电流较小，因为放电的时间较短，使得功率管开关次数增加，而开关损耗随之增加，导致工作效率降低。为了能保证DC
‑
DC芯片的高效率，在轻载时可以选择脉冲跳周期调制模式(PSM)，直到输出电压低于一定值时芯片恢复工作，此时需要低钳位电平，保证使得误差放大器的输出不会低于此电平。
[0006]目前输出钳位惯用MOS管的二极管连接方法，将MOS管的漏断接在输出信号上，但是存在很大的问题，不能够精准实现所要求的钳位电压，且线性度差。

技术实现思路

[0007]针对现有技术中的上述不足，本专利技术提供的一种误差放大器输出高低钳位电路解决了输出钳位不能够精准实现所要求的钳位电压，且线性度差的问题。
[0008]为了达到上述专利技术目的，本专利技术采用的技术方案为：一种误差放大器输出高低钳位电路，所述电路包括误差放大器EA、比较器COMP、PMOS管MP13、PMOS管MP14、PMOS管MP15、PMOS管MP16、PMOS管MP17、NMOS管MN13、NMOS管MN14和NMOS管MN15，所述误差放大器EA输出电压V
EA_OUT
与比较器COMP输入负端连接，所述比较器COMP的输入正端分别与接地电阻R1和NMOS管MN14的源极连接，所述NMOS管MN14的栅极分别与NMOS管MN13的栅极、NMOS管MN13的漏极和MOS管MP14的漏极连接，所述NMOS管MN13的源极与基准电压V
REF3
连接，所述PMOS管
MP14的栅极与偏置电压V
bisa_2
连接，其源极与PMOS管MP13的漏极连接，所述PMOS管MP13的栅极与偏置电压V
bisa_1
连接，其源极与电源连接，所述NMOS管MN14的漏极与PMOS管MP16的漏极连接，所述PMOS管MP16的栅极与偏置电压V
bisa_2
连接，其源极与PMOS管MP15的漏极连接，所述PMOS管MP15的栅极与偏置电压V
bisa_1
连接，其源极与电源连接，所述比较器COMP的输出端V
COMP_OUT
与NMOS管MN15的栅极连接，所述NMOS管MN15的源极与比较器COMP的输入负端连接，其漏极分别与PMOS管MP17的栅极和PMOS管MP17的漏极连接，所述PMOS管MP17的源极与电源连接。
[0009]上述方案的有益效果是：通过上述技术方案，将误差放大器的输出与钳位电压的最小值进行比较，保证了整体环路的稳定性，解决了输出钳位不能够精准实现所要求的钳位电压，且线性度差的问题。
[0010]进一步地，误差放大器EA包括PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、PMOS管MP8、PMOS管MP9、PMOS管MP10、PMOS管MP11、PMOS管MP12、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN6、NMOS管MN7、NMOS管MN8、NMOS管MN9、NMOS管MN10、NMOS管MN11和NMOS管MN12，所述PMOS管MP1的栅极与偏置电压V
bisa_1
连接，其源极与电源连接，其漏极与PMOS管MP2的源极连接，所述PMOS管MP2的栅极与偏置电压V
bisa_2
连接，其漏极分别与PMOS管MP3的源极和PMOS管MP4的源极连接，所述PMOS管MP3的栅极与基准电压V
REF1
连接，其漏极分别与NMOS管MN1的漏极、NMOS管MN1的栅极和NMOS管MN11的栅极连接，所述NMOS管MN1的源极分别与NMOS管MN2的漏极、NMOS管MN2的栅极和NMOS管MN12的栅极连接，所述NMOS管MN2的源极接地，所述PMOS管MP4的栅极与DC
‑
DC芯片输出电压的反馈分压V
FB
连接，其漏极分别与NMOS管MN3的漏极、NMOS管MN3的栅极和NMOS管MN7的栅极连接，所述NMOS管MN3的源极分别与NMOS管MN4的漏极、NMOS管MN4的栅极和NMOS管MN8的栅极连接，所述NMOS管MN4的源极接地，所述PMOS管MP5的源极与基准电压V
REF2
连接，其漏极分别与NMOS管MN5的漏极、PMOS管MP5的栅极和PMOS管MP6的栅极连接，所述NMOS管MN5的栅极分别与偏置电压V
bisa_3
和NMOS管MN6的栅极连接，其源极接地，所述NMOS管MN6的源极接地，其漏极与PMOS管MP6的漏极连接，所述PMOS管MP6的源极分别与PMOS管MP8的漏极和NMOS管MN9的栅极连接，所述PMOS管MP8的栅极与偏置电压V
bisa_2
连接，其源极与PMOS管MP7的漏极连接，所述PMOS管MP7的栅极与偏置电压V
bisa_1
连接，其源极与电源连接，所述NMOS管MN9的源极分别与NMOS管MN7的漏极和NMOS管MN10的源极连接，所述NMOS管MN7的源极与NMOS管MN8的漏极连接，所述NMOS管MN8的源极接地，所述NMOS管MN9的漏极分别与PMOS管MP11的漏极、PMOS管MP11的栅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种误差放大器输出高低钳位电路，其特征在于，所述电路包括误差放大器EA、比较器COMP、PMOS管MP13、PMOS管MP14、PMOS管MP15、PMOS管MP16、PMOS管MP17、NMOS管MN13、NMOS管MN14和NMOS管MN15，所述误差放大器EA输出电压V
EA_OUT
与比较器COMP输入负端连接，所述比较器COMP的输入正端分别与接地电阻R1和NMOS管MN14的源极连接，所述NMOS管MN14的栅极分别与NMOS管MN13的栅极、NMOS管MN13的漏极和MOS管MP14的漏极连接，所述NMOS管MN13的源极与基准电压V
REF3
连接，所述PMOS管MP14的栅极与偏置电压V
bisa_2
连接，其源极与PMOS管MP13的漏极连接，所述PMOS管MP13的栅极与偏置电压V
bisa_1
连接，其源极与电源连接，所述NMOS管MN14的漏极与PMOS管MP16的漏极连接，所述PMOS管MP16的栅极与偏置电压V
bisa_2
连接，其源极与PMOS管MP15的漏极连接，所述PMOS管MP15的栅极与偏置电压V
bisa_1
连接，其源极与电源连接，所述比较器COMP的输出端V
COMP_OUT
与NMOS管MN15的栅极连接，所述NMOS管MN15的源极与比较器COMP的输入负端连接，其漏极分别与PMOS管MP17的栅极和PMOS管MP17的漏极连接，所述PMOS管MP17的源极与电源连接。2.根据权利要求1所述的误差放大器输出高低钳位电路，其特征在于，所述误差放大器EA包括PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、PMOS管MP8、PMOS管MP9、PMOS管MP10、PMOS管MP11、PMOS管MP12、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN6、NMOS管MN7、NMOS管MN8、NMOS管MN9、NMOS管MN10、NMOS管MN11和NMOS管MN12，所述PMOS管MP1的栅极与偏置电压V
bisa_1
连接，其源极与电源连接，其漏极与PMOS管MP2的源极连接，所述PMOS管MP2的栅极与偏置电压V
bisa_2
连接，其漏极分别与PMOS管MP3的源极和PMOS管MP4的源极连接，所述PMOS管MP3的栅极与基准电压V
REF1
连接，其漏极分别与NMOS管MN1的漏极、NMOS管MN1的栅极和NMOS管MN11的栅极连接，所述NMOS管MN1的源极分别与NMOS管MN2的漏极、NMOS管MN2的栅极和NMOS管MN12的栅极连接，所述NMOS管MN2的源极接地，所述PMOS管MP4的栅极与DC
‑
DC芯片输出电压的反馈分压V
FB
连接，其漏极分别与NMOS管MN3的漏极、NMOS管MN3的栅极和NMOS管MN7的栅极连接，所述NMOS管MN3的源极分别与NMOS管MN4的漏极、NMOS管MN4的栅极和NMOS管MN8的栅极连接，所述NMOS管MN4的源极接地，所述PMOS管MP5的源极与基准电压V
REF2
连接，其漏极分别与NMOS管MN5的漏极、PMOS管MP5的栅极和PMOS管MP6的栅极连接，所述NMOS管MN5的栅极分别与偏置电压V
bisa_3
和NMOS管MN6的栅极连接，其源极接地，所述NMOS管MN6的源极接地，其漏极与PMOS管MP6的漏极连接，所述PMOS管MP6的源极分别与PMOS管MP8的漏极和NMOS管MN9的栅极连接，所述PMOS管MP8的栅极与偏置电压V
bisa_2
连接，其源极与PMOS管MP7的漏极连接，所述PMOS管MP7的栅极与偏置电压V
bisa_1
连接，其源极与电源连接，所述NMOS管MN9的源极分别与NMOS管MN7的漏极和N...

【专利技术属性】
技术研发人员：王辉，叶强，孟令白，王雪洁，米文杰，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：