功率半导体器件、半导体芯片和半导体芯片的制备方法技术

本公开涉及一种功率半导体器件、半导体芯片和半导体芯片的制备方法。功率半导体器件包括：第一掺杂区，第一掺杂区被配置为经由设于该第一掺杂区上方的漏极接触接收漏极信号；栅极结构，栅极结构包括栅介质层和栅电极，栅介质层的第一栅介质部分覆盖在第一掺杂区的一部分的上方，以及栅电极覆盖在栅介质层的上方；第一隔离区，第一隔离区嵌设于第一掺杂区中，且第一隔离区在横向方向上位于漏极接触的靠近栅极结构的一侧上；以及第一拓扑材料层，第一拓扑材料层包括插置于第一掺杂区与第一隔离区之间的第一拓扑材料部分，其中，第一拓扑材料层的导电性质随着栅电极的电位的变化而变化。而变化。而变化。

【技术实现步骤摘要】
功率半导体器件、半导体芯片和半导体芯片的制备方法


[0001]本公开涉及半导体
，更具体地，涉及一种功率半导体器件、半导体芯片和用于半导体芯片的制备方法。

技术介绍

[0002]作为一种功率半导体器件，横向扩散金属氧化物半导体(LDMOS)晶体管受到了广泛的关注。为了提高LDMOS晶体管在关态下抵抗高电压(Blocking voltage,BV)的能力，还可以在LDMOS晶体管中设置浅槽隔离(STI)。然而，在这种基于STI的LDMOS晶体管中，由于隔离区的设置，导致其开态电阻(Ron)增大，对晶体管的性能造成了不良影响。因此，存在对这种功率半导体器件进行改进的需求。

技术实现思路

[0003]本公开的目的之一在于提供一种功率半导体器件、半导体芯片和用于半导体芯片的制备方法，其中通过设置拓扑材料层来改善器件的性能。
[0004]根据本公开的第一方面，提供了一种功率半导体器件，包括：
[0005]第一掺杂区，所述第一掺杂区被配置为经由设于该第一掺杂区上方的漏极接触接收漏极信号；
[0006]栅极结构，所述栅极结构包括栅介质层和栅电极，所述栅介质层的第一栅介质部分覆盖在所述第一掺杂区的一部分的上方，以及所述栅电极覆盖在所述栅介质层的上方；
[0007]第一隔离区，所述第一隔离区嵌设于所述第一掺杂区中，且所述第一隔离区在横向方向上位于所述漏极接触的靠近所述栅极结构的一侧上；以及
[0008]第一拓扑材料层，所述第一拓扑材料层包括插置于所述第一掺杂区与所述第一隔离区之间的第一拓扑材料部分，其中，所述第一拓扑材料层的导电性质随着所述栅电极的电位的变化而变化。
[0009]在一些实施例中，所述第一拓扑材料层被配置为在所述功率半导体器件开启时处于导通状态，以及在所述功率半导体器件关断时处于绝缘状态。
[0010]在一些实施例中，在所述功率半导体器件开启时，所述第一拓扑材料层的电阻率小于所述第一掺杂区的电阻率；和/或
[0011]在所述功率半导体器件关断时，所述第一拓扑材料层的电阻率大于所述第一隔离区的电阻率。
[0012]在一些实施例中，所述第一拓扑材料层由以下中的至少一者形成：钼的硫化物、锡的硫化物、硒的硫化物、钨和硒的化合物、以及石墨烯。
[0013]在一些实施例中，所述第一拓扑材料层包括一层至五层二维原子层。
[0014]在一些实施例中，所述第一拓扑材料层与所述漏极接触直接电连接；和/或
[0015]所述第一拓扑材料层与所述源极接触直接电连接。
[0016]在一些实施例中，所述第一掺杂区与所述第一隔离区之间的整个界面都被所述第
一拓扑材料部分覆盖。
[0017]在一些实施例中，所述第一拓扑材料层还包括插置于所述第一掺杂区与所述栅介质层之间的第二拓扑材料部分。
[0018]在一些实施例中，所述功率半导体器件还包括：
[0019]第二掺杂区，所述第二掺杂区在横向方向上与所述第一掺杂区相邻接，所述第二掺杂区的掺杂类型与所述第一掺杂区的掺杂类型相反，且所述第二掺杂区被配置为经由设于该第二掺杂区上方的源极接触接收源极信号；以及
[0020]所述栅介质层的第二栅介质部分覆盖在所述第二掺杂区的一部分的上方。
[0021]在一些实施例中，所述第一拓扑材料层还包括插置于所述第二掺杂区与所述栅介质层之间的第三拓扑材料部分。
[0022]在一些实施例中，所述功率半导体器件还包括：
[0023]第三掺杂区，所述第三掺杂区嵌设于所述第二掺杂区中，所述第三掺杂区的掺杂浓度小于所述源极接触的掺杂浓度，且所述第三掺杂区在横向方向上位于所述源极接触的靠近所述栅极结构的一侧上。
[0024]在一些实施例中，所述第一拓扑材料层还包括位于所述第三掺杂区的至少一部分上方的第四拓扑材料部分，以及所述第四拓扑材料部分的至少一部分位于所述栅介质层下方。
[0025]在一些实施例中，所述功率半导体器件还包括；
[0026]界面层，所述界面层直接覆盖于所述第一拓扑材料层上方，且所述界面层被配置为用于所述第一拓扑材料层形成期间的退火过程。
[0027]在一些实施例中，所述界面层由以下中的至少一者形成：氧化铝、以及氧化铪。
[0028]在一些实施例中，所述第一隔离区由以下中的至少一者形成：氧化硅、以及氧化铝。
[0029]根据本公开的第二方面，提供了一种半导体芯片，包括如上所述的功率半导体器件。
[0030]在一些实施例中，所述半导体芯片还包括：
[0031]一个或多个逻辑半导体器件；以及
[0032]第二隔离区，所述第二隔离区在横向方向上设于相邻两个逻辑半导体器件之间或设于相邻的所述功率半导体器件与逻辑半导体器件之间。
[0033]在一些实施例中，所述半导体芯片还包括：
[0034]第二拓扑材料层，所述第二拓扑材料层插置于所述第二隔离区与该第二隔离区所邻接的掺杂区之间，
[0035]根据本公开的第三方面，提供了一种用于半导体芯片的制备方法，包括：
[0036]提供衬底；
[0037]在所述衬底上形成空腔，其中，所述空腔包括第一空腔；
[0038]在所述第一空腔的内表面上形成拓扑材料层中的第一拓扑材料层的第一拓扑材料部分；
[0039]对所述空腔进行填充以形成隔离区，其中，所述隔离区包括基于所述第一空腔形成的第一隔离区；以及
[0040]依次形成所述半导体芯片中的功率半导体器件的第一掺杂区、栅极结构和漏极接触；
[0041]其中，所述第一掺杂区被配置为经由设于该第一掺杂区上方的漏极接触接收漏极信号，所述栅极结构包括栅介质层和栅电极，所述栅介质层的第一栅介质部分覆盖在所述第一掺杂区的一部分的上方，以及所述栅电极覆盖在所述栅介质层的上方，所述第一隔离区嵌设于所述第一掺杂区中，且所述第一隔离区在横向方向上位于所述漏极接触的靠近所述栅极结构的一侧上，所述第一拓扑材料层的导电性质随着所述栅电极的电位的变化而变化。
[0042]在一些实施例中，所述制备方法还包括：
[0043]在对所述空腔进行填充以形成隔离区之后，形成所述半导体芯片中的功率半导体器件的第二掺杂区和源极接触，其中，所述第二掺杂区在横向方向上与所述第一掺杂区相邻接，所述第二掺杂区的掺杂类型与所述第一掺杂区的掺杂类型相反，且所述第二掺杂区被配置为经由设于该第二掺杂区上方的源极接触接收源极信号。
[0044]在一些实施例中，所述制备方法还包括：
[0045]在形成所述第一掺杂区和所述第二掺杂区之后且在形成所述栅极结构之前，执行以下中的至少一者：
[0046]在所述第一掺杂区的一部分上形成所述第一拓扑材料层的第二拓扑材料部分，其中，所述第二拓扑材料部分插置于所述第一掺杂区与所述栅介质层之间；
[0047]在所述第二掺杂区的一部分上形成所述第一拓扑材料层的第三拓扑材料部分，其中，所述第三拓扑材本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率半导体器件，其特征在于，所述功率半导体器件包括：第一掺杂区，所述第一掺杂区被配置为经由设于该第一掺杂区上方的漏极接触接收漏极信号；栅极结构，所述栅极结构包括栅介质层和栅电极，所述栅介质层的第一栅介质部分覆盖在所述第一掺杂区的一部分的上方，以及所述栅电极覆盖在所述栅介质层的上方；第一隔离区，所述第一隔离区嵌设于所述第一掺杂区中，且所述第一隔离区在横向方向上位于所述漏极接触的靠近所述栅极结构的一侧上；以及第一拓扑材料层，所述第一拓扑材料层包括插置于所述第一掺杂区与所述第一隔离区之间的第一拓扑材料部分，其中，所述第一拓扑材料层的导电性质随着所述栅电极的电位的变化而变化。2.根据权利要求1所述的功率半导体器件，其特征在于，所述第一拓扑材料层被配置为在所述功率半导体器件开启时处于导通状态，以及在所述功率半导体器件关断时处于绝缘状态。3.根据权利要求1所述的功率半导体器件，其特征在于，在所述功率半导体器件开启时，所述第一拓扑材料层的电阻率小于所述第一掺杂区的电阻率；和/或在所述功率半导体器件关断时，所述第一拓扑材料层的电阻率大于所述第一隔离区的电阻率。4.根据权利要求1所述的功率半导体器件，其特征在于，所述第一拓扑材料层由以下中的至少一者形成：钼的硫化物、锡的硫化物、硒的硫化物、钨和硒的化合物、以及石墨烯。5.根据权利要求1所述的功率半导体器件，其特征在于，所述第一拓扑材料层包括一层至五层二维原子层。6.根据权利要求1所述的功率半导体器件，其特征在于，所述第一拓扑材料层与所述漏极接触直接电连接；和/或所述第一拓扑材料层与所述源极接触直接电连接。7.根据权利要求1所述的功率半导体器件，其特征在于，所述第一掺杂区与所述第一隔离区之间的整个界面都被所述第一拓扑材料部分覆盖。8.根据权利要求1所述的功率半导体器件，其特征在于，所述第一拓扑材料层还包括插置于所述第一掺杂区与所述栅介质层之间的第二拓扑材料部分。9.根据权利要求1所述的功率半导体器件，其特征在于，所述功率半导体器件还包括：第二掺杂区，所述第二掺杂区在横向方向上与所述第一掺杂区相邻接，所述第二掺杂区的掺杂类型与所述第一掺杂区的掺杂类型相反，且所述第二掺杂区被配置为经由设于该第二掺杂区上方的源极接触接收源极信号；以及所述栅介质层的第二栅介质部分覆盖在所述第二掺杂区的一部分的上方。10.根据权利要求9所述的功率半导体器件，其特征在于，所述第一拓扑材料层还包括插置于所述第二掺杂区与所述栅介质层之间的第三拓扑材料部分。11.根据权利要求1所述的功率半导体器件，其特征在于，所述功率半导体器件还包括：第三掺杂区，所述第三掺杂区嵌设于所述第二掺杂区中，所述第三掺杂区的掺杂浓度小于所述源极接触的掺杂浓度，且所述第三掺杂区在横向方向上位于所述源极接触的靠近所述栅极结构的一侧上。
12.根据权利要求11所述的功率半导体器件，其特征在于，所述第一拓扑材料层还包括位于所述第三掺杂区的至少一部分上方的第四拓扑材料部分，以及所述第四拓扑材料部分的至少一部分位于所述栅介质层下方。13.根据权利要求1所述的功率半导体器件，其特征在于，所述功率半导体器件还包括；界面层，所述界面层直接覆盖于所述第一拓扑材料层上方，且所述界面层被配置为用于所述第一拓扑材料层形成期间的退火过程。14.根据权利要求13所述的功率半导体器件，其特征在于，所述界面层由以下中的至少一者形成：氧化铝、以及氧化铪。15.根据权利要求1所述的功率半导体器件，其特征在于，所述第一隔离区由以下中的至少一者形成：氧化硅、以及氧化铝。16.一种半导体芯片，其特征在于，所述半导体芯片包括根据权利要求1至15中任一项所述的功率半导体器件。17.根据权利要求16所述的半导体芯片，其特征在于，所述半导体芯片还包括：一个或多个逻辑半导体器件；以及第二隔离区，所述第二隔离区在横向方向上设于相邻两个逻辑半导体器件之间或设于相邻的所述功率半导体器件与逻辑半导体器件之间。18.根据权利要求17所...

【专利技术属性】
技术研发人员：季明华，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：