一种信号处理电路、芯片、电路板组件和射频收发器制造技术

本发明专利技术涉及模拟集成电路技术领域，公开了一种信号处理电路、芯片、电路板组件和射频收发器。信号处理电路包括电阻阵列、混频器、模数转换器、数模转换器以及放大器；电阻阵列输出端连接混频器输入端，模数转换器输出端连接数模转换器输入端；电阻阵列输入端与模数转换器的输入端相连接且连接处形成射频信号输入端；混频器输出端和数模转换器输出端相连接且连接处形成余差信号输出端，余差信号输出端连接至放大器输入端；电阻阵列与混频器形成第一支路，模数转换器和数模转换器形成第二支路，余差信号是指射频信号分别经第一支路和第二支路处理后得到的中频信号之差。能够缩短射频以及模拟信号的路径，优化线性度并减少噪声的引入。入。入。

【技术实现步骤摘要】
一种信号处理电路、芯片、电路板组件和射频收发器


[0001]本专利技术实施方式涉及模拟集成电路
，特别涉及一种信号处理电路、芯片、电路板组件和射频收发器。

技术介绍

[0002]随着无线通信系统的发展，模拟信道的信号带宽显著增大。随之而来的是为射频收发机的性能提出了更高的要求。在现代射频收发机中通常采用零中频架构，在这种架构中，混频器在射频端将射频信号转变成中频模拟信号；在中频端的模拟信号经过中频信号处理电路处理后再被模数转换器(ADC)量化为数字信号。
[0003]然而，这种传统架构的射频收发机中，射频以及模拟信号需要经过的路径很长，各级联电路会引入大量的噪声和非线性因素，可能导致整体性能恶化。

技术实现思路

[0004]本专利技术实施方式的目的在于提供一种信号处理电路、芯片、电路板组件和射频收发器，用以缩短射频以及模拟信号的路径，减少噪声的引入且优化线性度。
[0005]为实现上述目的，本专利技术的实施方式提供了一种信号处理电路，包括：电阻阵列、混频器、模数转换器、数模转换器以及放大器；所述电阻阵列的输出端连接至所述混频器的输入端，所述模数转换器的输出端连接至所述数模转换器的输入端；所述电阻阵列的输入端与所述模数转换器的输入端相连接且连接处形成射频信号输入端；所述混频器的输出端和所述数模转换器的输出端相连接且连接处形成余差信号输出端，所述余差信号输出端连接至所述放大器的输入端；其中，所述电阻阵列与所述混频器形成第一支路，所述模数转换器和所述数模转换器形成第二支路，所述余差信号是指所述射频信号分别经所述第一支路和所述第二支路处理后得到的中频信号之差。
[0006]为实现上述目的，本专利技术的实施方式提供了一种包括上述信号处理电路的芯片。
[0007]为实现上述目的，本专利技术的实施方式提供了一种包括上述信号处理电路的电路板组件。
[0008]为实现上述目的，本专利技术的实施方式提供了一种包括上述芯片或电路板组件的射频收发器。
[0009]本专利技术的实施方式提供的信号处理电路大大精简了射频接收机的架构，相比于射频首先处理为中频模拟信号进而经过中频处理电路进行处理的信号处理方式，射频仅经过本专利技术的实施方式提供的信号处理电路即可完成处理。使得射频以及模拟信号的处理路径大大缩短，能够减少处理路径中噪声的引入，进而实现对通信系统发射链路的线性度的优化。
附图说明
[0010]一个或多个实施方式通过与之对应的附图中的图片进行示例性说明，这些示例性
说明并不构成对实施方式的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
[0011]图1是根据本专利技术一实施方式中的信号处理电路的结构示意图；
[0012]图2是传统的零中频接收机的结构示意图；
[0013]图3是根据本专利技术另一实施方式中的信号处理电路的结构示意图；
[0014]图4是根据本专利技术一实施方式中的低通滤波器电路的结构示意图。
具体实施方式
[0015]为使本专利技术实施方式的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本专利技术各实施方式中，为了使读者更好地理解本专利技术而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本专利技术所要求保护的技术方案。以下各个实施方式的划分是为了描述方便，不应对本专利技术的具体实现方式构成任何限定，各个实施方式在不矛盾的前提下可以相互结合相互引用。
[0016]本文所使用的术语“包括/包含”指特征、步骤或元件的存在，但并不排除一个或更多个其它特征、步骤或元件的存在或添加。除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述具体实施例的目的，而并不是旨在限制本申请。
[0017]另外，在本申请实施例的描述中，术语“第一”、“第二”、“第三”等仅用于描述目的和区别类似的对象，两者之间并不存在先后顺序，也不能理解为指示或暗示相对重要性。
[0018]本专利技术的一实施方式涉及一种信号处理电路，信号处理电路的电路结构图如图1所示。
[0019]在本实施方式中，信号处理电路，包括：电阻阵列、混频器、模数转换器、数模转换器以及放大器；所述电阻阵列的输出端连接至所述混频器的输入端，所述模数转换器的输出端连接至所述数模转换器的输入端；所述电阻阵列的输入端与所述模数转换器的输入端相连接且连接处形成射频信号输入端；所述混频器的输出端和所述数模转换器的输出端相连接且连接处形成余差信号输出端，所述余差信号输出端连接至所述放大器的输入端；其中，所述电阻阵列与所述混频器形成第一支路，所述模数转换器和所述数模转换器形成第二支路，所述余差信号是指所述射频信号分别经所述第一支路和所述第二支路处理后得到的中频信号之差。
[0020]图2中所示为传统的零中频接收机的架构，架构由电阻阵列、混频器以及放大器级联构成。图2中示出了电阻阵列、混频器、放大器以及射频信号输入端和中频信号(Intermediate Frequency)输入端。其中，混频器在射频端将射频信号转变成中频模拟信号；在中频端的模拟信号经过中频信号处理电路处理后再被模数转换器(ADC)量化为数字信号。运用如图2所示的架构的射频接收机中，射频以及模拟信号需要经过的路径很长，各级联电路会引入大量的噪声和非线性因素，可能导致整体性能恶化。
[0021]针对上述问题，本申请提出了一种信号处理电路。下面对本实施方式中的信号处理电路的实现细节进行具体的说明，以下内容仅为方便理解本方案的实现细节，并非实施本方案的必须。具体如图1所示，该信号处理电路可包括如下组成部分：电阻阵列101、混频
器102、模数转换器103、数模转换器104以及放大器105；所述电阻阵列101的输出端连接至所述混频器102的输入端，所述模数转换器103的输出端连接至所述数模转换器104的输入端；所述电阻阵列101的输入端与所述模数转换器103的输入端相连接且连接处形成射频信号输入端，如图1中所示；所述混频器102的输出端和所述数模转换器104的输出端相连接且连接处形成余差信号输出端，所述余差信号输出端连接至所述放大器105的输入端；其中，所述电阻阵列101与所述混频器102形成第一支路，所述模数转换器103和所述数模转换器104形成第二支路，所述余差信号是指所述射频信号分别经所述第一支路和所述第二支路处理后得到的中频信号之差。
[0022]其中，在实际实施时，上述余差信号，即射频信号分别经所述第一支路和所述第二支路处理后得到的中频信号之差，也可以通过在混频器的输出端和所述数模转换器的输出端连接处设置一减法器，实现对第一支路和所述第二支路处理得到的中频信号做差值得到该余差信号。在混频器的输出端和数模转换器的输出端的连接处设置减法器的信号处理电路的结构示意图，如图3所示。
[0023]此本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种信号处理电路，其特征在于，包括：电阻阵列、混频器、模数转换器、数模转换器以及放大器；所述电阻阵列的输出端连接至所述混频器的输入端，所述模数转换器的输出端连接至所述数模转换器的输入端；所述电阻阵列的输入端与所述模数转换器的输入端相连接且连接处形成射频信号输入端；所述混频器的输出端和所述数模转换器的输出端相连接且连接处形成余差信号输出端，所述余差信号输出端连接至所述放大器的输入端；其中，所述电阻阵列与所述混频器形成第一支路，所述模数转换器和所述数模转换器形成第二支路，所述余差信号是指所述射频信号分别经所述第一支路和所述第二支路处理后得到的中频信号之差。2.根据权利要求1所述的信号处理电路，其特征在于，所述信号处理电路还包括：低通滤波器电路；所述低通滤波器电路包括：接地电容、跨导放大器、跨阻放大器、跨接电阻；所述跨导放大器的输入端连接至所述余差信号输出端，所述跨导放大器的输出端连接至所述跨阻放大器的输入端，所述跨阻放大器的输出端用于输出所述中频信号；所述接地电容的第一端连接至所述跨导放大器的输入端，所述接地电容的第二端接地；所述跨接电阻的第一端连接至所述跨导放大器的输入端，所述跨接电阻的第二端连接至所述跨阻放大器的输出端。3.根据权利要求2所述的信号处理电路，其特征在于，所述低通滤波器电路还包括反馈电容；所述反馈电容与所述跨接电阻并联连接。4...

【专利技术属性】
技术研发人员：李吉军，郭锡韧，
申请(专利权)人：深圳市中兴微电子技术有限公司，
类型：发明
国别省市：