用于制造金属互连线的掩模板版图制造技术

本发明专利技术提供一种用于制造金属互连线的掩模板版图，其包括：多个线条图形，用于形成金属互连线；开口图形，设置于所述线条图形内，用于形成绝缘隔离区。本发明专利技术解决了在金属互连线制造过程中，出现铜残留缺陷的问题，增加了工艺的稳定性，提高了产品良率。

【技术实现步骤摘要】

本专利技术涉及集成电路制造领域，特别涉及一种用于制造金属互连线的掩模板版 图。
技术介绍
目前，在集成电路制造领域，铜已经取代铝成为超大规模集成电路制造中的主流 互联技术。作为铝的替代物，铜导线可以降低互联阻抗，降低功耗和成本，提高芯片的集成 度、器件密度和时钟频率。因此，目前普遍采用铜互连线作为金属互连线。在超大规模集成 电路中，封装密度不断提高使电路元件越来越密，因此普遍采用多层金属互连线。由于对铜的刻蚀非常困难，目前业界普遍采用大马士革工艺(Damascene)，来制作 多层金属互连线。具体请参考图IA至图1C，通常包括如下步骤首先沉积一定厚度的掺有 杂质的二氧化硅，然后通过曝光将所需要的互连线图形，从掩模板上转移至沉积有二氧化 硅的晶圆上，并利用刻蚀步骤形成第一层金属互连线图形，即形成通孔和沟槽，再进行铜互 连线的电镀工艺，最后是化学机械研磨(CMP)，对铜电镀层进行平坦化处理和清洗，便形成 了如图IA所示的第一层金属互连线和绝缘隔离区10。第一层金属互连线包括金属互连线21以及金属互连线22，其中，金属互连线21的 线宽大于4um，金属互连线22的线宽在0. 5um至3um之间。然而，由于研磨过程中所使用的 研磨液具有选择比，其对于铜的研磨速率远大于二氧化硅的研磨速率，因此，金属互连线中 间形成了一些凹陷，且不同线宽的铜线的研磨速率也不相同，所以造成金属互连线的凹陷 程度也不相同。其中，线宽大于4um的金属互连线21所造成的凹陷，比线宽小于4um的金 属互连线22所造成的凹陷更为严重。然后，再次沉积掺有杂质的二氧化硅，形成绝缘隔离区30，并形成第二金属互连线 结构，之后再次进行铜电镀工艺，形成如图IB所示的铜电镀层40。接下来再次进行化学机械研磨工艺，对铜电镀层40进行平坦化处理和清洗。但 是，如图IC所示，形成了铜残留缺陷41，这将严重影响器件的性能，导致器件报废。化学机械研磨是完成金属互连线的重要工艺，但是在铜互连线的化学机械研磨过 程中，由于所使用的研磨液具有选择比，其对不同材料的刻蚀速率有所差异，金属互连线的 刻蚀速率大于二氧化硅的刻蚀速率。因此若用于制造金属互连线版图中，包括有线宽大于 4um的线条图形，则在金属互连线制造过程中，其所形成的金属互连线在化学机械研磨工艺 后，所产生的铜残留缺陷较为严重，导致工艺不稳定，产品的良率下降。相比之下，线宽在 0. 5um至3um之间的金属互连线则不会出现此种缺陷。因此，修改用于制造金属互连线的掩模板版图，避免出现化学机械研磨工艺后的 铜残留缺陷，是十分必要的。
技术实现思路
本专利技术要解决的技术问题是提供一种用于制造金属互连线的掩模板版图，以解决在现有的金属互连线制造过程中，出现铜残留缺陷的问题，提高产品良率。为解决上述技术问题，本专利技术提供一种用于制造金属互连线的掩模板版图，包括 线条图形，用于形成金属互连线；以及开口图形，设置于所述线条图形内，用于形成绝缘隔罔区。可选的，所述线条图形为直线形，其线宽大于4um。可选的，所述开口图形包括多个均勻分布的条形开口，所述条形开口的线宽在 0. 5um至3um之间。可选的，所述多个条形开口之间的间距在0. 5um至3um之间。可选的，所述开口图形距所述线条图形边缘的距离在0. 5um至3um之间。可选的，所述线条图形为“L”形，其具有一弯折区域。可选的，所述弯折区域为方形，所述方形的对角线大于4um，所述开口图形设置于 所述弯折区域内。可选的，所述开口图形包括多个均勻分布的方形开口，所述方形开口的线宽在 0. 5um至3um之间。可选的，所述多个方形开口之间的间距在0. 5um至3um之间。可选的，所述开口图形距所述弯折区域边缘的距离在0. 5um至3um之间。可选的，所述线条图形包括第一线条图形，其线宽小于4um;以及第二线条图形， 与所述第一条形图形交叉，其线宽大于4um。可选的，所述开口图形设置于所述第二线条图形内，其包括多个均勻分布的长条 形开口，所述长条形开口的线宽在0. 5um至3um之间。可选的，所述多个长条形开口之间的间距在0. 5um至3um之间。可选的，所述开口图形距所述第二线条图形边缘的距离在0. 5um至3um之间。综上所述，本专利技术提供了一种用于制造金属互连线的掩模板版图，其包括多个线 条图形，用于形成金属互连线；开口图形，设置于所述线条图形内，用于形成绝缘隔离区。解 决了在金属互连线制造过程中，出现铜残留缺陷的问题，增加了工艺的稳定性，提高了产品 良率。附图说明图IA至图IC是现有技术的金属互连线制造工艺中的结构示意图；图2是本专利技术第一实施例的用于制造金属互连线的掩模板版图的示意图；图3是本专利技术第二实施例的用于制造金属互连线的掩模板版图的示意图；图4是本专利技术第三实施例的用于制造金属互连线的掩模板版图的示意图。具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术 的具体实施方式做详细的说明。本专利技术的处理方法可被广泛地应用到许多应用中，并且利用许多适当的材料制 作，下面是通过较佳的实施例来加以说明，当然本专利技术并不局限于该具体实施例，本领域内 的普通技术人员所熟知的一般的替换无疑地涵盖在本专利技术的保护范围内。其次，本专利技术利用示意图进行了详细描述，在详述本专利技术实施例时，为了便于说 明，示意图不依一般比例局部放大，不应以此作为对本专利技术的限定。随着器件特征尺寸越来越小，芯片集成度的不断提高，铜已经取代铝成为超大规 模集成电路制造中的主流互联技术。作为铝的替代物，铜导线可以降低互联阻抗，降低功耗 和成本，提高芯片的集成度、器件密度和始终频率，因此，目前普遍采用铜互连线作为金属 互连线。通常在金属互连线的制作过程包括如下步骤首先沉积一定厚度的二氧化硅，然 后通过曝光将所需要的互连线图形，从掩模板上转移至沉积有二氧化硅的晶圆上，并利用 刻蚀步骤形成第一层金属互连线图形，再进行铜互连线的电镀工艺，最后是化学机械研磨， 以形成第一层金属互连线和第一层绝缘隔离区。然而，由于研磨过程中所使用的研磨液具 有选择比，其对于铜的研磨速率远大于二氧化硅的研磨速率，因此，金属互连线中间将形成 了一些凹陷，由于不同线宽的金属互连线的研磨速率不同，所以导致金属互连线的凹陷程 度也不相同。其中，若金属互连线包括线宽大于4um的金属互连线，其所形成的凹陷尤其严 重。接下来再次沉积二氧化硅，并形成第二层金属互连线图形后，再次进行铜电镀工 艺以及化学机械研磨工艺。但是，在化学机械研磨工艺完成后，线宽大于4um的金属互连线 则导致出现了铜残留缺陷，这将严重影响器件的性能，甚至导致器件报废。因此，本专利技术提 供一种用于制造金属互连线的掩模板版图，包括多个线条图形，用于形成金属互连线；开 口图形，设置于所述线条图形内，用于形成绝缘隔离区。在本专利技术所提供的用于制造金属互连线的掩模板版图中，包括开口图形，设置于 用于制作金属互连线的线条图形内，以形成绝缘隔离区，使得金属互连线被划分，其划分后 的线条的线宽均在0. 5um至3um的范围内，解决了金属互连线制作过程中，出现铜残留现象 的问题，增加了工艺的稳定性，提高了产品良率，且制作工艺简单。具体请参考图2，其为本专利技术第一实施例的用于制造金属互连线的本文档来自技高网...

【技术保护点】
一种用于制造金属互连线的掩模板版图，其特征在于，包括：线条图形，用于形成金属互连线；以及开口图形，设置于所述线条图形内，用于形成绝缘隔离区。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄军平，魏红建，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]