【技术实现步骤摘要】
基板处理装置及包括其的基板绑定系统及基板处理方法
[0001]本专利技术作为基板处理装置及包括其的基板绑定系统及基板处理方法,更详细地涉及如下技术:向基板表面供应离子和自由基而营造形成羟基(
‑
OH)的环境,通过离子阻断器过滤离子的同时仅供应自由基,从而在基板表面整体上均匀地形成羟基(
‑
OH)而能够确保均匀度。
技术介绍
[0002]为了半导体元件的高密度集成化,适用三维层叠技术。与二维集成化技术相比,三维层叠技术飞跃提高每单位面积集成度或缩短配线的长度,能够提高芯片的性能。而且,也可以通过不同元件间的结合而发挥出新的特性。
[0003]三维层叠技术大致上有C2C(Chip to Chip)、C2W(Chip to Wafer)、W2W(Wafer to Wafer)方式。
[0004]W2W层叠方式是将晶圆和晶圆层叠后通过划片(Dicing)过程制造芯片的方式。与C2C方式或C2W方式相比,键合工艺的数量极大地缩减,由此具有利于大批生产的优点。
[0005]以往,因各种技术上局限等原因,在半导体制造工艺中适用C2C层叠方式来制造三维叠层半导体,但考虑到大批生产性以及投入产出率,逐渐变化为适用W2W层叠方式的趋势。
[0006]尤其,比起只考虑半导体存储器之类单纯通过层叠来提高集成度,当要谋划三维叠层带来的芯片性能的提高时,W2W层叠方式是更有效的选择。
[0007]当适用通过等离子体基板处理进行的混合键合(Hybrid Bonding)时
【技术保护点】
【技术特征摘要】
1.一种基板处理方法,其特征在于,包括:环境营造步骤,激活等离子体空间并供应工艺气体而营造对基板表面生成羟基的环境;选择性自由基提供步骤,激活上等离子体空间并供应工艺气体,通过离子阻断器过滤离子并使自由基扩散;以及羟基均匀度调节步骤,在所述基板表面的整个区域均匀地生成羟基而调节羟基均匀度。2.根据权利要求1所述的基板处理方法,其特征在于,所述环境营造步骤激活下等离子体空间而不激活上等离子体空间。3.根据权利要求1所述的基板处理方法,其特征在于,所述环境营造步骤包括:下等离子体空间激活步骤,通过下等离子体激活部激活下等离子体空间的同时通过气体供应构件供应工艺气体;自由基及离子生成步骤,在所述下等离子体空间中生成自由基和离子;以及基板表面粗糙度调节步骤,在基板表面的一部分区域生成羟基的同时通过所述离子调节所述基板表面的粗糙度。4.根据权利要求3所述的基板处理方法,其特征在于,所述下等离子体空间激活步骤通过上等离子体激活部不激活上等离子体空间。5.根据权利要求3所述的基板处理方法,其特征在于,所述基板表面粗糙度调节步骤通过所述离子调节基板表面的粗糙度而营造用于所述基板表面的羟基形成的环境。6.根据权利要求3所述的基板处理方法,其特征在于,所述环境营造步骤还包括:扩散支持步骤,供应载气而支持生成的自由基和离子向基板表面扩散。7.根据权利要求1所述的基板处理方法,其特征在于,所述选择性自由基提供步骤包括:上等离子体空间激活步骤,通过上等离子体激活部激活上等离子体空间的同时通过气体供应构件供应工艺气体;自由基及离子生成步骤,在所述上等离子体空间中生成自由基和离子;以及自由基扩散步骤,通过所述离子阻断器过滤离子并使自由基扩散。8.根据权利要求7所述的基板处理方法,其特征在于,所述自由基扩散步骤包括:自由基及离子流入步骤,使得所述上等离子体空间中的自由基和离子向所述离子阻断器的扩散空间流入;以及离子过滤步骤,通过所述离子阻断器过滤离子并使自由基朝向基板表面扩散。9.根据权利要求8所述的基板处理方法,其特征在于,在所述离子过滤步骤中,所述离子阻断器利用离子的极性带来的移动方向特性过滤离子。10.根据权利要求7所述的基板处理方法,其特征在于,
所述选择性自由基提供步骤还包括:与上等离子体空间的激活一起通过下等离子体激活部激活下等离子体空间的步骤。11.根据权利要求7所述的基板处理方法,其特征在于,所述选择性自由基提供步骤还包括:扩散支持步骤,供应载气而支持生成的自由基向基板表面扩散。12.根据权利要求1所述的基板处理方法,其特征在于,在所述羟基均匀度调节步骤中,在除通过所述环境营造步骤生成有羟基的所述基板表面的一部分区域以外的剩余区域生成羟基而在所述基板表面的整个区域均匀地生成羟基。13.一种基板处理装置,其特征在于,包括:工艺腔室,提供进行用于在基板表面生成羟基的等离子体处理的处理空间;等离子体激活构件,选择性地激活所述处理空间...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。