一种具有P型漂移区的SOILIGBT制造技术

本发明专利技术属于功率半导体技术领域，具体涉及一种具有P型漂移区的SOI LIGBT。本发明专利技术采用了P型漂移区和阴极的载流子存储层，导通时，器件以晶闸管模式工作，N型载流子存储层和阻挡槽栅提高了漂移区的载流子浓度降低了器件的导通压降；正向阻断状态下，阳极侧的N

【技术实现步骤摘要】
一种具有P型漂移区的SOI LIGBT


[0001]本专利技术属于功率半导体
，具体涉及一种具有P型漂移区的SOI LIGBT。

技术介绍

[0002]绝缘栅双极型晶体管(IGBT)是一种栅控的双极导电器件，其栅控特性使其具有输入阻抗高且易于驱动的优点，其双极导电能力使其易于实现低的导通压降和大的电流密度，十分适合应用于智能电网、轨道交通、工业控制等高压高功率电力电子
基于SOI技术的半导体器件易于实现全介质隔离，具有更低的泄漏电流和更小的寄生效应。
[0003]正向导通时LIGBT器件的漂移区内发生电导调制效应而储存有大量过剩载流子，在降低器件的正向导通压降(On
‑
state voltage drop,V
on
)的同时，会造成关断时较长的拖尾电流，使关断损耗(Turning off loss,E
off
)增加。
[0004]为改善LIGBT器件关断损耗与导通压降之间的矛盾关系，文献(M.R.Simpson,P.A.Gough,F.I.Hshieh,et al.Anlysis of the lateral insulated gate transistor[C].IEEE International Electron Devices Meeting,Washington,1985,740
‑
743)中提出了短路阳极结构，即在阳极P+区旁引入短接的阳极N+区，以此加速器件关断过程中抽取漂移区内存储的电子。但短路阳极结构导致器件在导通时存在由单极导电模式向双极导电模式转换所造成的snapback效应，降低了器件并联使用的可靠性。文献(Jie Wei,Xiaorong Luo,Gaoqiang Deng,et al.Ultrafast and Low
‑
Turn
‑
OFF Loss Lateral IEGT With a MOS
‑
Controlled Shorted Anode[J].IEEE Transactions on Electron Devices,2019,66(1):533
‑
537)提出了阳极区MOS栅控短路阳极IEGT(Injection enhanced gate transistor)；正向导通时，该结构阳极槽栅相对于阳极加负电位，阳极区NMOS处于关态，阳极N+无电流流过，不会造成注入效率降低和snapback现象；关断过程中，阳极槽栅相对于阳极加正电位，阳极NMOS沟道开启，从而形成电子的抽取通路，加速器件关断，显著降低关断损耗值。但，该结构需要引入额外的栅驱动控制电路，增加了器件设计成本和控制难度。

技术实现思路

[0005]针对上述问题，本专利技术提出一种P型漂移区的SOI LIGBT。
[0006]本专利技术的技术方案为：
[0007]一种具有P型漂移区的SOI LIGBT，如图1所示，包括自下而上依次层叠设置的P型衬底1、绝缘介质层2、P型漂移区3；所述P型漂移区3上层沿器件横向方向依次具有阴极结构、氧化层10和阳极结构；
[0008]所述的阴极结构包括N型载流子存储层51、位于N型载流子存储层51上表面的P型阱区6、位于P型阱区6上层且依次排设的第一P+区71、第一N+区81、第二N+区82、第二P+区72,其中第二P+区72位于靠近阳极结构的一侧；
[0009]所述的阳极结构包括N型缓冲层52、位于N型缓冲层52上层的第三P+区73；第三P+区73的引出端为阳极；
[0010]所述场氧化层10位于阴极结构与阳极结构之间的P型漂移区表面，其两端分别延伸至P型阱区6与N型缓冲层52上表面；
[0011]还包括槽栅结构，所述槽栅结构包括控制槽栅和阻挡槽栅，所述控制槽栅位于第一N+区81和第二N+区82之间并分别与第一N+区81和第二N+区82接触，控制槽栅沿器件垂直方向贯穿P阱区6和N型载流子存储层51后延伸入P型漂移区3中，控制槽栅由第一槽栅介质层92和位于第一槽栅介质层92中的第一槽栅多晶硅层91组成；所述阻挡槽栅的一侧与第二P+体接触区72接触，另一侧为P型阱区6，阻挡槽栅沿器件垂直方向贯穿P阱区6和N型载流子存储层51后延伸入P型漂移区3中，阻挡槽栅由第二槽栅介质层94和位于第二槽栅介质层94中的第二槽栅多晶硅层93组成；
[0012]所述第一槽栅多晶硅层91的引出端为栅极；
[0013]所述第一P+区71、第二P+区72、第一N+区81、第二N+区82与阻挡槽栅93的共同引出端为阴极；
[0014]在N型缓冲层52下表面与绝缘介质层2上表面之间还具有N
‑
区4，N
‑
区4的侧面与P型漂移区3接触；所述N
‑
区4用于在器件正向阻断状态下，调制垂直方向的电场。
[0015]本专利技术采用了P型漂移区和阴极的载流子存储层，导通时，器件以晶闸管模式工作，N型载流子存储层和阻挡槽栅提高了漂移区的载流子浓度降低了器件的导通压降；正向阻断状态下，阳极侧的N
‑
区调制了垂直方向的电场，避免了器件的垂直方向上的击穿；关断时，晶闸管的正反馈机制使器件在载流子的抽取过程中始终保持较低电压，在电压上升完成后的电流下降阶段，漂移区内所剩载流子已经不多，电流下降很快，表现出类MOS的关断特性，器件快速关断，关断损耗大大降低。器件的导通压降与关断损耗折中关系得到优化
[0016]本专利技术的有益效果为，相对于传统LIGBT结构，本专利技术采用了P型漂移区和阴极的载流子存储层，在导通时，器件的阳极P+/N型缓冲层/P型漂移区/N型载流子存储层形成的寄生晶闸管开启，器件以晶闸管模式导通，N型载流子存储层和阻挡槽栅能够提高漂移区的载流子浓度，降低了器件的正向导通压降；正向阻断状态下，阳极侧的N
‑
区调制了垂直方向的电场，避免了器件的垂直方向上的击穿；关断时，阴极区寄生NMOS的电子反型层消失，在N型载流子存储层内控制槽栅、阻挡槽栅的接触处空穴反型层形成，P型漂移区内的空穴可以通过空穴反型层从阴极流出，电子从阳极流出，由于晶闸管的正反馈机制，关断过程中载流子的抽取速度大大加快，当器件的电流小于晶闸管的维持电流后，器件完全关断。
附图说明
[0017]图1为本专利技术的结构示意图。
具体实施方式
[0018]
技术实现思路
部分的结构为本专利技术的最佳实施方式，再次不在重复叙述。下面对本专利技术的工作原理再进行进一步的说明：
[0019]器件正向导通时，器件的阳极P+73、N型缓冲层52、P型漂移区3和N型载流子存储层51构成的晶闸管触发开启，器件以晶闸管模式工作；阻挡槽栅与N型载流子存储层51起到的载流子存储作用提高了漂移区的载流子浓度，降低了器件的导通压降。
[0020]正向阻断状态下，阳极侧的N
‑
区4调制了垂直方向的电场，避免了器件的垂直方向
上的击本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有P型漂移区的SOI LIGBT，包括自下而上依次层叠设置的P型衬底(1)、绝缘介质层(2)、P型漂移区(3)；所述P型漂移区(3)上层沿器件横向方向依次具有阴极结构、氧化层(10)和阳极结构；所述的阴极结构包括N型载流子存储层(51)、位于N型载流子存储层(51)上表面的P型阱区(6)、位于P型阱区(6)上层且依次排设的第一P+区(71)、第一N+区(81)、第二N+区(82)、第二P+区(72),其中第二P+区(72)位于靠近阳极结构的一侧；所述的阳极结构包括N型缓冲层(52)、位于N型缓冲层(52)上层的第三P+区(73)；第三P+区(73)的引出端为阳极；所述场氧化层(10)位于阴极结构与阳极结构之间的P型漂移区表面，其两端分别延伸至P型阱区(6)与N型缓冲层(52)上表面；其特征在于，还包括槽栅结构，所述槽栅结构包括控制槽栅和阻挡槽栅，所述控制槽栅位于第一N+区(81)和第二N+区(82)之间并分别与第一N+区(81)和第二N+区(82)接触，控制...

【专利技术属性】
技术研发人员：罗小蓉，李杰，王俊楠，戴恺纬，朱鹏臣，卢金龙，魏杰，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：