【技术实现步骤摘要】
SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法
[0001]本专利技术属于微电子
,特别涉及一种UMOS晶体管,可用于制作高压电路变压器电路芯片、高速铁路输电系统和民用电动车充电模块。
技术背景
[0002]随着第四代超宽禁带半导体的发展,氧化镓材料逐渐成为新一代半导体材料的焦点。目前可制备的氧化镓材料有α、β、γ、δ和ε五种晶型,由于其他几种亚稳定相在进行高温工艺处理时会转化成β
‑
Ga2O3,所以单斜的β
‑
Ga2O3具有最好的热稳定性,目前大部分研究工作也都是围绕β
‑
Ga2O3展开的。β
‑
Ga2O3具有约为4.8eV的超大禁带宽度,这一特征使其电离率较低,从而击穿场强较高,理论计算极限约为8MV/cm,超过第一代半导体Si的20倍,第三代半导体SiC和GaN的1
‑
2倍。此外,由于β
‑
Ga2O3具有较高的电子迁移率、介电常数和临界电场强度,其Baliga优质达到4H
‑
SiC的3倍、GaN的1.5倍。另外,β
‑
Ga2O3材料的导通电阻理论值很低,因此对于相同击穿电压条件下的单极器件,其导通损耗比SiC、GaN器件低至少一个数量级,有利于提高功率器件的效率。所以氧化镓材料在功率器件的研究和制作方面具有巨大的潜力和发展前景。
[0003]氧化镓场效应晶体管主要有水平结构和垂直结构两类。由于工艺和结构更加成熟,在目前发布的文章中,氧化镓场效应晶体 ...
【技术保护点】
【技术特征摘要】
1.一种SiO2阻挡层Ga2O3垂直UMOS场效应晶体管,包括氧化镓衬底层(1)、氧化镓外延层(2)、栅氧化层(3),栅氧化层(3)上方设有T型栅电极(G),氧化镓衬底层(1)下表面为漏电极(D),其特征在于:所述外延层(2),其内部外围设有SiO2电流阻挡层(4),以实现有效的源漏间电学隔离,其中心设有U型栅凹槽(5),以提高器件栅控能力并实现垂直导通沟道;其上方设有n型导电层(6),以实现n型导电材料的再生长;该n型导电层(6)的上方设有源电极(S)。2.根据权利要求1所述的晶体管,其特征在于:所述氧化镓衬底层(1),采用厚度为500um
‑
700um,浓度为1
×
10
18
‑5×
10
18
cm
‑3的N型高掺β
‑
Ga2O3材料。3.根据权利要求1所述的晶体管,其特征在于:所述氧化镓外延层(2),其采用厚度为3um
‑
10um,浓度为1.5
×
10
16
‑1×
10
17
cm
‑3的N型低掺β
‑
Ga2O3材料。4.根据权利要求1所述的晶体管,其特征在于:所述SiO2电流阻挡层(4),其厚度为500nm
‑
1000nm。5.根据权利要求1所述的晶体管,其特征在于:所述n型导电层(6),其采用厚度为5nm
‑
50nm,浓度为1
×
10
17
‑5×
10
19
cm
‑3的N型高掺杂GaN或SiC或In2O3宽禁带或超宽禁带n型导电材料。6.根据权利要求1所述的晶体管,其特征在于:所述U型栅凹槽(5),其深度为1um
‑
10um。7.一种制备SiO2阻挡层Ga2O3垂直UMOS晶体管的方法,其特征在于,包括如下步骤:1)清洗外延片,即将同质外延的氧化镓片子依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗5min
‑
10min,然后用氮气吹干;2)在清洗后的外延片上进行光刻,形成待刻蚀区域,再将其放入反应离子刻蚀RIE系统内,刻蚀掉外延片待刻蚀区域上的氧化镓并形成沟槽结构;3)将刻蚀后的氧化镓外延片放入电感耦合等离子体增强化学气相淀积系统ICP
‑
CVD反应室内,设置反应室温度为80℃
‑
90℃,在外延片表面淀积厚度为500nm
‑
1000nm的SiO2,再将淀积后的片子放入剥离液中,通过剥离形成SiO2阻挡层;4)通过原子层淀积ALD工艺,在氧化镓外延片表面淀积厚度为10nm
‑
20nm的n型导电材料;5)在淀积后的外延片上进行光刻,形成待刻蚀区域,再将其放入反应离子刻蚀RIE系统内,刻蚀掉外延片待刻蚀区域上的n型导电材料,形成第一欧姆接触区域;6)在刻蚀后的外延片上进行光刻,形成待刻蚀区域,再将其放入RIE刻蚀系统内,刻蚀掉待刻蚀区域的氧化镓,形成U型栅凹槽;7)通过原子层淀积ALD工艺,在刻蚀后的外延片表面淀积厚度为20nm
‑
【专利技术属性】
技术研发人员:周弘,王晨璐,孙斯瀚,张进成,郝跃,
申请(专利权)人:西安电子科技大学,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。