本公开是关于一种半导体结构的测试方法及应用其中的模具，涉及半导体技术领域，半导体结构的测试方法包括：提供待测晶圆；于待测晶圆上设置放热电路；于待测晶圆上覆盖热敏材料层，热敏材料层与放热电路接触，热敏材料层受热后显现区别于待测晶圆的色彩；导通放热电路，筛选热敏材料层变色的晶圆进入下一工序。本公开通过放热电路放热使热敏材料层显现与待测晶圆不同的颜色，待测晶圆接受测试结束后，可以根据待测晶圆上是否显现有热敏材料层受热后的颜色确定该待测晶圆是否经过了待测晶圆接受测试，减小了未经检测的待测晶圆进入后端导致出货风险和封测成本提高的可能。后端导致出货风险和封测成本提高的可能。后端导致出货风险和封测成本提高的可能。
【技术实现步骤摘要】
半导体结构的测试方法及应用其中的模具
[0001]本公开涉及半导体
，尤其涉及一种半导体结构的测试方法及应用其中的模具。
技术介绍
[0002]当前，待测晶圆的过站主要是由程序进行卡控，若出现人为误操作或程序运行错误的情况时，会导致待测晶圆接受测试跳站，使得未经检测的待测晶圆流入后端，增大了出货风险和封测成本。
技术实现思路
[0003]以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0004]为克服相关技术中存在的问题，本公开提供了一种半导体结构的测试方法及应用其中的模具。
[0005]本公开实施例第一方面，提供了一种半导体结构的测试方法，半导体结构的测试方法包括：所述半导体结构的测试方法包括：提供待测晶圆；于所述待测晶圆上设置放热电路；；于所述待测晶圆上覆盖热敏材料层，所述热敏材料层与所述放热电路接触，所述热敏材料层受热后显现区别于所述待测晶圆的色彩；导通所述放热电路，筛选所述热敏材料层变色的所述待测晶圆进入下一工序。
[0006]根据本公开的一些实施例，所述待测晶圆具有测试单元，所述于所述待测晶圆上设置放热电路包括：所述放热电路与所述测试单元电连接，晶圆接受测试过程中控制所述放热电路导通。
[0007]根据本公开的一些实施例，所述半导体结构的测试方法还包括计算所述放热电路使所述热敏材料层变色所需的电流值及通电时间；公式为：；其中，Q为所述热敏材料层变色所需的能量，I为通过所述放热电路的电流大小，R为所述放热电路的电阻，为所述放热电路的长度，h为所述放热电路的高度，为所述放热电路的电阻率，w为所述放热电路的宽度，t为所述放热电路的通电时长，m为所述放热电路的质量，T2为所述热敏材料层的最终反应温度，T1为所述热敏材料层的初始反应温度，c为所述放热电路的比热容，ρ为所述放热电路的密度；基于计算结果控制所述放热电路的导通电流及导通时间。
[0008]根据本公开的一些实施例，于所述待测晶圆上设置放热电路包括：所述放热电路与所述测试单元同时段完成工艺制作步骤根据本公开的一些实施例，于所述待测晶圆上覆盖热敏材料层包括：于所述待测晶圆上覆盖染料和显色剂的混合物，所述显色剂的熔点温度低于所述待测晶圆测试时的环境温度；或，于所述待测晶圆上依次覆盖染料和显色剂，所述显色剂的熔点温度低于所述待
测晶圆测试时的环境温度；或，于所述待测晶圆上依次覆盖显色剂和染料，所述显色剂的熔点温度低于所述待测晶圆测试时的环境温度。
[0009]根据本公开的一些实施例，所述于所述待测晶圆上覆盖热敏材料层包括：所述显色剂混合抗氧化剂后覆盖于所述待测晶圆上；或，所述染料混合抗氧化剂后覆盖于所述待测晶圆上；或，所述显色剂和所述染料涂覆于所述待测晶圆上后，继续涂覆抗氧化剂。
[0010]根据本公开的一些实施例，所述待测晶圆具有测试区域，所述于所述待测晶圆上覆盖热敏材料层包括：于所述测试区域覆盖保护层，所述保护层将所述测试区域覆盖，所述待测晶圆除所述测试区域之外的其他区域暴露于所述保护层外；于所述待测晶圆上涂覆热敏材料，形成所述热敏材料层；去除所述保护层。
[0011]根据本公开的一些实施例，所述待测晶圆具有划片槽，所述放热电路和/或所述测试单元内置于所述划片槽内。
[0012]根据本公开的一些实施例，所述待测晶圆具有用于接触测试探针的测试区域，所述测试区域暴露于所述热敏材料层外。
[0013]本公开实施例的第二方面，提供一种模具，应用于前述的半导体结构的测试方法中，所述模具包括多个沿直线方向分布的注料斗，所述注料斗包括进料口和出料口，所述出料口的内径小于所述进料口的内径，相邻所述进料口的端面位于同一平面，且每一所述进料口相对的两侧均与其相邻的进料口对应的侧边贴靠。
[0014]本公开的实施例提供的技术方案可以包括以下有益效果：通过在待测晶圆上覆盖的热敏材料层以及设置于待测晶圆上的放热电路，使得在待测晶圆接受测试的过程中导通放热电路，放热电路放热使热敏材料层显现与待测晶圆不同的颜色，待测晶圆接受测试结束后，可以根据待测晶圆上是否显现有热敏材料层受热后的颜色确定该待测晶圆是否经过了待测晶圆接受测试，若待测晶圆上没有显现颜色，则证明该待测晶圆因为人为误操作或程序运行错误等原因没有完整的进行待测晶圆接受测试，不能进入后端封测。通过热敏材料层标记经过完整晶圆接受测试的待测晶圆，使未经完整晶圆接受测试的待测晶圆被暴露，减小了未经检测的待测晶圆进入后端导致出货风险和封测成本提高的可能。
[0015]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
[0016]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本专利技术的实施例，并与说明书一起用于解释本专利技术的原理。
[0017]图1是根据一示例性实施例示出的半导体结构的测试方法的流程图。
[0018]图2是根据一示例性实施例示出的晶圆结构的示意图。
[0019]图3是根据一示例性实施例示出的芯片位置分布的示意图。
[0020]图4是根据一示例性实施例示出的热敏材料层的结构示意图。
[0021]图5是根据一示例性实施例示出的热敏材料层的位置示意图。
[0022]图6是根据另一示例性实施例示出的热敏材料层的位置示意图。
[0023]图7是根据再一示例性实施例示出的热敏材料层的位置示意图。
[0024]图8是根据一示例性实施例示出的加热电路与测试单元连接关系的示意图。
[0025]图9是根据又一示例性实施例示出的热敏材料层的结构示意图。
[0026]图10是根据另一示例性实施例示出的半导体结构的测试方法的流程图。
[0027]图11是根据一示例性实施例示出的盖板的结构示意图。
[0028]图12是根据一示例性实施例示出的划片槽的位置示意图。
[0029]图13是根据一示例性实施例示出的注料斗的结构示意图。
[0030]图14是根据一示例性实施例示出的出料口的结构示意图。
附图标记
[0031]1、待测晶圆；11、芯片；12、划片槽；2、热敏材料层；3、放热电路；4、测试单元；5、注料斗；51、端壁；52、侧壁；53、出料口；54、进料口；6、盖板；61、注液口；62、子盖体。
具体实施方式
[0032]为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
[0033]如
技术介绍
所言，待测晶圆的过站主要是由程序进行卡控，若出本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体结构的测试方法，其特征在于，所述半导体结构的测试方法包括：提供待测晶圆；于所述待测晶圆上设置放热电路；于所述待测晶圆上覆盖热敏材料层，所述热敏材料层与所述放热电路接触，所述热敏材料层受热后显现区别于所述待测晶圆的色彩；导通所述放热电路，筛选所述热敏材料层变色的所述待测晶圆进入下一工序。2.根据权利要求1所述的半导体结构的测试方法，其特征在于，所述待测晶圆具有测试单元，所述于所述待测晶圆上设置放热电路包括：所述放热电路与所述测试单元电连接，晶圆接受测试过程中控制所述放热电路导通。3.根据权利要求2所述的半导体结构的测试方法，其特征在于，所述半导体结构的测试方法还包括：计算所述放热电路使所述热敏材料层变色所需的电力值及通电时间；公式为：；其中，Q为所述热敏材料层变色所需的能量，I为通过所述放热电路的电流大小，R为所述放热电路的电阻，为所述放热电路的长度，h为所述放热电路的高度，为所述放热电路的电阻率，w为所述放热电路的宽度，t为所述放热电路的通电时长，m为所述放热电路的质量，T2为所述热敏材料层的最终反应温度，T1为所述热敏材料层的初始反应温度，c为所述放热电路的比热容，ρ为所述放热电路的密度；基于计算结果控制所述放热电路的导通电流及导通时间。4.根据权利要求2所述的半导体结构的测试方法，其特征在于，于所述待测晶圆上设置放热电路包括：所述放热电路与所述测试单元同时段完成工艺制作步骤。5.根据权利要求1所述的半导体结构的测试方法，其特征在于，于所述待测晶圆上覆盖热敏材料层包括：于所述待测晶圆上覆盖染料和显色剂的混合物，所述显色剂的熔点温度低于所述待测晶圆...
【专利技术属性】
技术研发人员：丁楚凡，申世兴，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。