形成层间接触的方法技术

一种形成层间接触的方法，包括：提供具有沟槽的第一材料层以及填满所述沟槽并覆盖第一材料层表面的第二材料层；使用第一蚀刻步骤蚀刻第二材料层至曝露出第一材料层；使用第二蚀刻步骤继续蚀刻第一材料层至第一材料层的沟槽中的第二材料层露头形成第二材料插塞；在第一材料层及第二材料插塞表面形成蚀刻停止层；在蚀刻停止层表面形成第三材料层；蚀刻第三材料层及蚀刻停止层，形成与所述第二材料插塞连通的通孔；去除第二材料插塞表面及侧壁的蚀刻停止层。所述形成层间接触的方法还节约了工艺成本。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及。
技术介绍
目前，随着半导体制造工艺的发展，器件尺寸越来越小，相应例如DRAM等存储器 件的密度也越来越高。因此，为了保持良好的器件性能，对例如位线上电容(COB， Capacitor Over Bit-line)堆叠模式的DRAM存储器中不同层间对准的要求也越来越高。例如，所述 DRAM中存储数据的电容和存储节点接触之间的对准若出现偏差，就可能使得两者重叠面积 过小，导致相应的接触电阻过大。而接触电阻过大就可能使得DRAM产品无法通过良率检 测而被视为废品。因此，接触电阻过大也就成为了影响高密度DRAM产品良率的主要因素之 图1为一种DRAM存储单元中的位线300、存储节点接触100及其上存储数据的电 容200的结构示意图。参照图1所示，由于受到高密度要求的限制，存储节点接触100上方 的电容200并未完全覆盖所述存储节点接触。其中，虚线框代表了存储节点接触100和其上 方电容200的重叠区域。该重叠区域是DRAM工作时，存储节点接触100和其上方电容200 间传输电流的有效面积。 因此， 一旦所述存储节点接触100和其上方电容200出现对准上的偏差，则存储节 点接触100和其上方电容200的重叠区域也将产生面积减小的情况。而重叠区域面积的减 小，也即两者间可传输电流的有效面积减小，将使得两者间的接触电阻增大，相应可传输电 流也减小，从而导致存储单元的功能失效或错误。 现有的一种在DAM存储单元中形成存储节点接触及其上的电容的方法。参照图2a 所示，首先对存储单元中的电介质层2进行蚀刻，直至接触插塞1，以形成存储节点接触孔 4。所述接触插塞的材料可以是多晶硅。所述电介质层2中还具有位线3。由于为了保证 存储节点接触孔4与位线3之间足够的隔离距离，存储节点接触孔4的孔径通常都需要很 小。此处存储节点接触孔4的孔径小其实是造成后续存储节点接触与其上电容的面积偏离 余量较小的原因，此点将在后面给出进一步说明。 参照图2b所示，在形成存储节点接触孔4之后，使用低压化学气相沉积的方法在 具有存储节点接触孔4的电介质层2上形成多晶硅层5。所述多晶硅层5填满所述存储节 点接触孔4并覆盖于电介质层2的表面。 参照图2c所示，接着用化学机械研磨的方法去除电介质层2表面的多晶硅层5，直 至曝露出填满多晶硅的存储节点接触孔4。 参照图2d所示，接下来在电介质层2表面依次形成蚀刻停止层6和氧化层7。其 中蚀刻停止层6的材料可以是Si3N4。所述蚀刻停止层6用于提高后续蚀刻氧化层7形成 电容材料填充孔的准确性。为了使所述高密度DRAM具有足够大的电容，所述电容材料填充 孔的深度都较深，例如2 3 i！ m。而所述蚀刻停止层6可以确保对氧化层7蚀刻形成的电 容材料填充孔的深度符合一致性的要求。4 参照图2e所示，即如上所述的，对氧化层7进行蚀刻形成电容材料填充孔，并进一步蚀刻去除蚀刻停止层6，至曝露出填满多晶硅的存储节点接触孔4。 以上更多相关信息还可参考例如美国专利6150213中相关说明。 从图2e中可以看到，由于存储节点接触孔4的孔径很小，因此所述电容材料填充孔与填满多晶硅的存储节点接触孔4的重叠区域如虚线框所示，面积很小。 由上所述，虚线框所示的重叠区域决定了 DRAM工作时，存储节点接触和其上方电容间传输电流的有效面积。因此，例如图2e所示的有效面积很小，相应存储节点接触和其上方电容间传输电流也很小，从而就可能导致存储单元的功能失效或错误。 并且，图2c中采用的化学机械研磨的方法工艺成本也较昂贵。
技术实现思路
本专利技术要解决的是现有技术接触面积对准偏差而导致接触电阻过大，且工艺成本 较昂贵的问题。 为解决上述问题，本专利技术提供一种，包括 提供具有沟槽的第一材料层以及填满所述沟槽并覆盖第一材料层表面的第二材 料层； 使用第一蚀刻步骤蚀刻第二材料层至曝露出第一材料层； 使用第二蚀刻步骤继续蚀刻第一材料层至第一材料层的沟槽中的第二材料层露 头形成第二材料插塞； 在第一材料层及第二材料插塞表面形成蚀刻停止层； 在蚀刻停止层表面形成第三材料层； 蚀刻第三材料层及蚀刻停止层，形成与所述第二材料插塞连通的通孔； 去除第二材料插塞表面及侧壁的蚀刻停止层。 与现有技术相比，上述具有以下优点通过等离子体蚀刻的 方法过蚀刻第二材料层，形成第二材料插塞，并随后形成与第二材料插塞连通的通孔。则所 述通孔与第二材料插塞的接触面积除了第二材料插塞的表面面积外，还包括第二材料插塞 侧壁的面积。因此增加了所述接触面积，相应接触电阻也减小。 并且，去除第一材料层表面的第二材料层采用蚀刻的方法，相对于额外使用化学 机械研磨的方法，也节约了工艺成本。附图说明 图1是一种DRAM存储单元中的位线、存储节点接触及其上电容的结构示意图； 图2a至图2e是现有技术在DAM存储单元中形成存储节点接触及其上电容的方 法； 图3是本专利技术的一种实施方式流程图； 图4a至图4g是本专利技术的一种实施例示意图。具体实施例方式通过对现有工艺的分析可以得到，现有工艺由于受高密度要求的限制，因而对两个接触层间的对准要求很高，若由于工艺误差而造成对准出现偏差，则就会影响接触面积 的大小，并使得接触电阻的大小不符合要求。因此，若能提高所述两个接触层间的可接触面 积，那么即使出现对准偏差造成的接触面积减小，也将因可接触面积较大而改善接触电阻 情况。 基于此，本专利技术提供一种，参照图3所示，所述形成层间接触 的方法的一种实施方式可以包括 步骤sl，提供具有沟槽的第一材料层以及填满所述沟槽并覆盖第一材料层表面的 第二材料层； 步骤s2，使用第一蚀刻步骤蚀刻第二材料层至曝露出第一材料层； 步骤s3，使用第二蚀刻步骤继续蚀刻第一材料层至第一材料层的沟槽中的第二材料层露头形成第二材料插塞； 步骤s4，在第一材料层及第二材料插塞表面形成蚀刻停止层； 步骤s5，在蚀刻停止层表面形成第三材料层； 步骤s6，蚀刻第三材料层及蚀刻停止层，形成与所述第二材料插塞连通的通孔； 步骤s7，去除第二材料插塞表面及侧壁的蚀刻停止层。 上述实施方式中，在步骤s3中，继续使用等离子体蚀刻的方法蚀刻第一材料层， 就是为了对第一材料层进行过蚀刻，从而使填充至第一材料层沟槽中的第二材料层高出第 一材料层，以露头形成第二材料插塞。此处形成第二材料插塞的作用即如上所述是为了增 加后续形成的通孔与第二材料层的可接触面积。 因此，当后续步骤s5形成与第二材料插塞连通的通孔后，由于第二材料插塞具有 一定高度的侧壁，因而所述通孔与第二材料层的可接触面积，除了通孔与第二材料插塞表 面的接触面积，还增加了通孔与第二材料插塞侧壁的接触面积。 以下通过一个具体的在DAM存储单元中形成存储节点接触及在其上形成存储数 据的电容的实例对上述作进一步说明。 参照图4a所示，假设DRAM存储单元中已具有第一介电层ll，所述第一介电层11 中具有沟槽，所述沟槽中已形成有第一插塞10。所述第一介电层11上具有第二介电层20， 所述第二介电层20中具有位线30，且所述第二介电层20中具有存储节点接触孔，第一导电 层50填满所述存储节点接触孔，并与所述第一插塞10连通，且覆盖所述第二介电层20表 面。 以所述本文档来自技高网...

【技术保护点】
一种形成层间接触的方法，其特征在于，包括：提供具有沟槽的第一材料层以及填满所述沟槽并覆盖第一材料层表面的第二材料层；使用第一蚀刻步骤蚀刻第二材料层至曝露出第一材料层；使用第二蚀刻步骤继续蚀刻第一材料层至第一材料层的沟槽中的第二材料层露头形成第二材料插塞；在第一材料层及第二材料插塞表面形成蚀刻停止层；在蚀刻停止层表面形成第三材料层；蚀刻第三材料层及蚀刻停止层，形成与所述第二材料插塞连通的通孔；去除第二材料插塞表面及侧壁的蚀刻停止层。

【技术特征摘要】

【专利技术属性】
技术研发人员：邹立，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]