光电二极管触发可控硅静电保护器件及其制作方法技术

本发明专利技术公开了一种光电二极管触发可控硅静电保护器件，包括P型衬底；P型衬底上设有第二P

【技术实现步骤摘要】
光电二极管触发可控硅静电保护器件及其制作方法


[0001]本专利技术涉及静电防护领域，特别涉及一种光电二极管触发可控硅静电保护器件及其制作方法。

技术介绍

[0002]随着集成电路制造工艺的发展，高集成度芯片内的细金属线、小间距、薄膜化使器件尺寸进一步缩小，氧化层进一步变薄，静电放电（ESD）已经成为影响集成电路可靠性的主要因素之一。据有关统计，由ESD事件造成的电子产品失效达到了58%以上，所造成的经济损失达到数千亿。因此，在集成电路产品中必须加入ESD保护器件，以保证芯片的可靠性。
[0003]在光电探测芯片局部的输入/输出（I/O）端口，通常面临着正向和反向ESD脉冲的冲击，因此，需要对其进行双向ESD防护。双向可控硅（DDSCR）器件具有正向和反向ESD放电路径，当器件开启we后，利用器件内部寄生PNP与寄生NPN晶体管的正反馈效应，DDSCR具有单位面积较高的ESD鲁棒性。因此，DDSCR器件被广泛应用于集成电路的ESD保护中。在实际的应用中，ESD保护器件的触发电压必须低于栅氧化层击穿电压的10%，同时器件的维持电压必须高于被保护电路正常工作电压的10%，以有效的保护核心电路并且避免发生闩锁。然而，传统的DDSCR器件的触发依赖于触发面反偏PN结的雪崩击穿，因此具有较高的触发电压，无法直接应用到低压光电芯片中。同时，由于器件开启后两个BJT形成正反馈回路，器件的维持电压较低，极易发生闩锁将芯片烧毁。因此，在ESD防护中，利用DDSCR结构进行设计时必须要设法降低器件的触发电压，使得触发电压始终低于栅氧化层击穿电压的10%。提高器件的维持电压，高于被保护电路正常工作电压的10%，并且还需要保证器件具有较高的ESD防护等级。
[0004]传统双向可控硅器件的横截面图和等效电路图如图1所示。双向可控硅是对称结构，具有双向放电路径。当双向可控硅工作在正向状态时，由于N
‑
Well（靠近阳极）与P
‑
Well形成了反偏PN结，如果阳极和阴极之间的电压没有达到器件的触发电压，双向可控硅器件呈现出高阻态特性，漏电流可以忽略，不会影响信号传输。当阳极和阴极之间的电压差达到双向可控硅器件的触发电压时，N+（靠近阳极）和P
‑
Well的反偏PN结发生雪崩击穿，雪崩倍增载流子经过P
‑
Well的寄生电阻R
P
产生压降。当 R
P
的压降达到寄生NPN三极管的基极
‑
发射极导通电压时，寄生NPN三极管开启，并释放初始ESD电流。这会导致经过N
‑
Well（靠近阳极）寄生电阻R
N1
的电流迅速增加，从而使寄生PNP1三极管导通，双向可控硅的正反馈回路完全形成，以低阻通路释放ESD电流。当双向可控硅工作在反向状态时，由于N
‑
Well（靠近阴极）与P
‑
Well形成了反偏PN结，如果阴极和阳极之间的电压没有达到器件的触发电压，双向可控硅器件呈现出高阻态特性，漏电流可以忽略，不会影响信号传输。当阴极和阳极之间的电压差达到双向可控硅器件的触发电压时，N+（靠近阴极）和P
‑
Well的反偏PN结发生雪崩击穿，雪崩倍增载流子经过P
‑
Well的寄生电阻R
P
产生压降。当 R
P
的压降达到寄生NPN三极管的基极
‑
发射极导通电压时，寄生NPN三极管开启，并释放初始ESD电流。这会导致经过N
‑
Well（靠近阴极）寄生电阻R
N2
的电流迅速增加，从而使寄生PNP2三极管导通，双向可控硅的正反
馈回路完全形成，以低阻通路释放ESD电流。在双向可控硅器件触发到形成正反馈回路的过程中，器件产生负阻现象，双向可控硅器件两端的电流不断上升而电压不断下降。当电压下降到维持电压后，双向可控硅器件的放电路径完全开启，器件稳定工作在低阻区。随着电流的持续增加，双向可控硅器件最终发生热击穿，此时器件就完全失效了。

技术实现思路

[0005]为了解决上述技术问题，本专利技术提供一种结构简单、抗ESD能力强的光电二极管触发可控硅静电保护器件，并提供其制作方法。
[0006]本专利技术解决上述问题的技术方案是：一种光电二极管触发可控硅静电保护器件，包括P型衬底；P型衬底左右两侧分别设有第一DN
‑
Well区、第二DN
‑
Well区；第一DN
‑
Well区上从左至右依次设有第一N
‑
Well区、第一P
‑
Well区、第二N
‑
Well区；第一N
‑
Well区横跨在P型衬底与第一DN
‑
Well区之间，第一N
‑
Well区左侧与P型衬底左侧边缘平齐，第一N
‑
Well区右侧与第一P
‑
Well区左侧相连，第一P
‑
Well区右侧与第二N
‑
Well区左侧相连，第二N
‑
Well区横跨在第一DN
‑
Well区与P型衬底之间；所述第二DN
‑
Well区上从左至右依次设有第三N
‑
Well区、第三P
‑
Well区、第四N
‑
Well区；第三N
‑
Well区横跨在P型衬底与第二DN
‑
Well区之间，第三N
‑
Well区左侧与第二N
‑
Well区右侧之间设有第二P
‑
Well区，第三N
‑
Well区右侧与第三P
‑
Well区左侧相连，第三P
‑
Well区右侧与第四N
‑
Well区左侧相连，第四N
‑
Well区横跨在第二DN
‑
Well区与P型衬底之间；第一浅槽隔离区横跨在第一N
‑
Well区与第一P
‑
Well区之间；所述第一P
‑
Well区中设有第一P+注入区，第二浅槽隔离区横跨在第一P
‑
Well区与第二N
‑
Well区之间；所述第二N
‑
Well区中从左至右依次设有第一N+注入区、第一多晶硅栅、第三浅槽隔离区、第二P+注入区、第四浅槽隔离区，第二N+注入区横跨在第二N
‑
Well区与第二P
‑
Well区之间；所述第二P
‑
Well区中从左至右依次设有第二多晶硅栅、第三P+注入区、第三多晶硅栅；第三N+注入区横跨在第二P
‑
Well区与第三N
‑
Well区之间，所述第三N
‑
Well区中从左至右依次设有第五浅槽隔离区本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种光电二极管触发可控硅静电保护器件，包括P型衬底；其特征在于：P型衬底左右两侧分别设有第一DN
‑
Well区、第二DN
‑
Well区；第一DN
‑
Well区上从左至右依次设有第一N
‑
Well区、第一P
‑
Well区、第二N
‑
Well区；第一N
‑
Well区横跨在P型衬底与第一DN
‑
Well区之间，第一N
‑
Well区左侧与P型衬底左侧边缘平齐，第一N
‑
Well区右侧与第一P
‑
Well区左侧相连，第一P
‑
Well区右侧与第二N
‑
Well区左侧相连，第二N
‑
Well区横跨在第一DN
‑
Well区与P型衬底之间；所述第二DN
‑
Well区上从左至右依次设有第三N
‑
Well区、第三P
‑
Well区、第四N
‑
Well区；第三N
‑
Well区横跨在P型衬底与第二DN
‑
Well区之间，第三N
‑
Well区左侧与第二N
‑
Well区右侧之间设有第二P
‑
Well区，第三N
‑
Well区右侧与第三P
‑
Well区左侧相连，第三P
‑
Well区右侧与第四N
‑
Well区左侧相连，第四N
‑
Well区横跨在第二DN
‑
Well区与P型衬底之间；第一浅槽隔离区横跨在第一N
‑
Well区与第一P
‑
Well区之间；所述第一P
‑
Well区中设有第一P+注入区，第二浅槽隔离区横跨在第一P
‑
Well区与第二N
‑
Well区之间；所述第二N
‑
Well区中从左至右依次设有第一N+注入区、第一多晶硅栅、第三浅槽隔离区、第二P+注入区、第四浅槽隔离区，第二N+注入区横跨在第二N
‑
Well区与第二P
‑
Well区之间；所述第二P
‑
Well区中从左至右依次设有第二多晶硅栅、第三P+注入区、第三多晶硅栅；第三N+注入区横跨在第二P
‑
Well区与第三N
‑
Well区之间，所述第三N
‑
Well区中从左至右依次设有第五浅槽隔离区、第四P+注入区、第六浅槽隔离区、第四多晶硅栅、第四N+注入区，第七浅槽隔离区横跨在第三N+注入区与第三P
‑
Well区之间；所述第三P
‑
Well区中设有第五P+注入区，第八浅槽隔离区横跨在第三P
‑
Well区与第四N
‑
Well区之间，第八浅槽隔离区右侧与P型衬底右侧边缘平齐；所述第一P+注入区、第一N+注入区、第一多晶硅栅、第二P+注入区连接在一起并作为器件的阳极；所述第四P+注入区、第四多晶硅栅、第四N+注入区、第五P+注入区连接在一起并作为器件的阴极；所述第二多晶硅栅、第三P+注入区、第三多晶硅栅连接在一起共用一个电位。2.根据权利要求1所述的光电二极管触发可控硅静电保护器件，其特征在于：所述第二P
‑
Well区中的第二N+注入区、第二多晶硅栅、第三P+注入区、第三多晶硅栅、第三N+注入区构成光电二极管触发结构，所述光电二极管触发结构在光照下利用耗尽区产生光生载流子，形成二极管ESD放电路径，同时增加第二P
‑
Well区的电位，促进第二N
‑
Well区、第二P
‑
Well区、第三N
‑
Well区形成的寄生BJT开启，降低器件的触发电压。3.根据权利要求1所述的光电二极管触发可控硅静电保护器件，其特征在于：所述第一浅槽隔离区的左侧与P型衬底、第一N
‑
Well区的左侧边缘平齐，第一浅槽隔离区的右侧与第一P+注入区的左侧相连接，第一P+注入区的右侧与第二浅槽隔离区的左侧相连接，第二浅槽隔离区的右侧与第一N+注入区的左侧相连接，第一N+注入区的右侧与第一多晶硅栅的左侧相连接，第一多晶硅栅的右侧与第三浅槽隔离区的左侧相连接，第三浅槽隔离区的右侧与第二P+注入区的左侧相连接，第二P+注入区的右侧与第四浅槽隔离区的左侧相连接，所述第四浅槽隔离区的右侧与第二N+注入区的左侧相连接。4.根据权利要求3所述的光电二极管触发可控硅静电保护器件，其特征在于：所述第二N+注入区的右侧与第二多晶硅栅的左侧相连接，所述第二多晶硅栅的右侧与第三P+注入区
的左侧相连接，所述第三P+注入区的右侧与第三多晶硅栅的左侧相连接，所述第三多晶硅栅的右侧与第三N+注入区的左侧相连接。5.根据权利要求4所述的光电二极管触发可控硅静...

【专利技术属性】
技术研发人员：金湘亮，刘煜杰，
申请(专利权)人：湖南师范大学，
类型：发明
国别省市：