一种自选通存储器制造技术

本发明专利技术涉及一种自选通存储器，包括上电极(2)、与上电极(2)相接触的上介质层(3)、下电极(6)、与下电极(6)相接触的下介质层(5)以及夹设于所述上介质层(3)和下介质层(5)之间的开关材料层(4)。本发明专利技术减少了非标工艺的数量，器件开关与存储阵列的高度显著降低，与CMOS工艺兼容性提高，更容易三维集成存储阵列层数增加，功耗降低、存储速度加快；不仅减少材料结构变化损伤，而且对热窜扰显著改善，通过二合一单元上的串联电阻可以增加正、反向阈值电压的电压差、进一步提高其可靠性。进一步提高其可靠性。进一步提高其可靠性。

【技术实现步骤摘要】
一种自选通存储器


[0001]本专利技术属于微纳电子
，特别涉及一种自选通存储器。

技术介绍

[0002]随着人工智能(AI)技术、物联网(IoT)等新兴技术的蓬勃发展，数据量呈现爆发式增长。如今，数据“采集于边缘，存储在云端”已成为主流趋势。社会对数据分析和存储的需求不断增长，推动了内存/存储技术的不断发展，以实现更高的存储性能，传统存储器面临重大挑战。目前，晶体管特征尺寸已经微缩至1
‑
2纳米，接近其物理极限，传统存储器件的特征尺寸也已经达到10nm节点，想要进一步提高存储密度，需要进行维度的提升，发展高密度的三维堆叠存储器件。
[0003]对于三维存储器而言，传统架构为了避免交叉串扰的影响，需要在存储层上增加一个开关器件。开关器件是一种能控制单元存储与否的开关器件，当开关器件上施加的电信号远低于开关器件开启条件时，开关器件关闭，电信号无法对存储单元进行操作；当施加的电信号大于开关的开启条件时，开关器件开启，材料转变为低阻态，电信号直接作用到存储单元，从而进行存储操作；当施加的电信号撤去后，开关材料自发从低阻态回到高阻态，避免漏电流对器件单元造成影响。
[0004]然而，这种开关器件
‑
存储器件(1S1R)相连接的传统结构较为复杂，其在生产制造方面，传统结构对开关、存储器件的匹配要求严苛还存在着功耗高、工艺复杂度高、制造成本、尺寸微缩特性差；其在存储性能方面，读写速度慢、功耗较高、疲劳特性差、阻值漂移干扰明显，上述不足阻碍了其进一步发展。
[0005]因此，如何开发出一种具有结构简单、功耗低、速度快，工艺复杂度低及制造成本低的新型存储器，成为本领域技术人员亟待解决的一个重要技术问题。

技术实现思路

[0006]本专利技术所要解决的技术问题是提供一种自选通存储器，用于解决现有技术中三维存储器中的功耗高、速度慢、尺寸微缩特性差、工艺复杂度高及制造成本高等问题。
[0007]本专利技术提供了一种自选通存储器，包括上电极、与上电极相接触的上介质层、下电极、与下电极相接触的下介质层以及夹设于所述上介质层和下介质层之间的开关材料层；所述存储器受到的外加电场大于阈值电压时，处于低阻开启状态，外加电场未达到阈值电压时，处于高阻关闭状态。
[0008]在所述存储器首次操作时，其阈值电压V
FF
大于后续操作中的阈值电压V
th
，二者差值即|ΔV|＝|V
FF
‑
V
th
|>0，此过程记作“点火(firing/forming)”过程。
[0009]所述存储器在“点火”过程完成后，随外加电场极性的转变，产生规律性变化(增大/减小)，改变前后阈值电压差稳定存在。具体而言，在所述存储器首次操作后，在一选定极性方向的电场激励下，器件的阈值电压为V
th1
，在反方向电场激励下，器件的阈值电压为V
th0
，之后再向器件施加一与所述选定极性方向同向的电场激励，此时器件的阈值电压为
V
th2
，则在选定极性方向上阈值电压差|ΔV
th
|＝|V
th1
‑
V
th2
|>0，且稳定存在。
[0010]所述存储器利用电压差异来实现存储，利用所述阈值电压V
th1
与V
th2
的稳定差异作为存储器的两态，利用大小介于V
th1
与V
th2
之间的同向电压/电流脉冲作为读操作，双向电场激励作为写操作，阈值电压差ΔVth作为读写窗口实现存储功能。
[0011]可选地，所述存储器，其所述器件具有双向阈值开关特性。
[0012]可选地，所述存储器是非易失性的，即电压撤去后，数据不丢失。
[0013]可选地，所述存储器，其所述器件的读/写电流比范围是1
×
101～9.9
×
1010，操作速度快于100ns.
[0014]可选地，所述存储器，考虑其器件的电压漂移特性，在1天～1年内要重新刷新一次。
[0015]可选地，所述存储器，其存储材料经过高于400℃温度的退火处理，仍具有上述任意一项所述的开关特性。
[0016]所述开关材料层的材料化学通式为(Te
x
Se
y
S
z
)1‑
a
‑
b
M
a
N
b
，其中，M与N为不同的元素，且M、N选自C、Si、Ge、Sn，B、Al、Ga、In、N、P、As、Sb、Sc、Ti、V、Cr及Mn元素中的一种；x、y、z、a及b均为原子组分，且满足x+y+z＝1，0≤x≤1，0≤y≤1，0≤z≤1，0≤a+b＜1，0≤a≤0.5，0≤b≤0.5。
[0017]所述开关材料层的厚度范围是0.2nm～200nm。
[0018]所述开关材料层的直径或等效圆直径范围是0.4nm～500nm。
[0019]所述上介质层和下介质层的材料包括HfO
x
、C、Si3N4、AlN、SiO2、SiC中的至少一种，厚度范围是1nm～100nm。
[0020]所述上电极和下电极的材料包括TiN、TaN、W、WN、TiNSi中的至少一种。
[0021]多个所述自选通存储器通过第一字/位线和第二字/位线组成交叉型存储阵列或垂直型存储阵列。
[0022]本专利技术所提供的自选通存储器，在外加电场的作用下，当达到阈值电压时，能够实现从高阻态向低电阻态的转变，在低于阈值电压时，不发生其高低阻转变。当对这类开关器件施加正负极性不同的电场激励时，可使其阈值电压进行规律改变，当进行同向读写操作时，阈值电压较(大/小)，在进行极性写操作后，开关存储单元的阈值电压向稳定减小/增大方向变化，这两者之间的阈值电压差稳定存在，利用这一电压差，可实现Cross
‑
bar二合一单元的开关与数据存储。
[0023]有益效果
[0024]本专利技术与三维相变存储器(3D PCM)比：在制造成本上，具有器件结构与集成工艺简单、尺寸微缩特性好、低成本与易三维集成的突出优势；在存储性能上，读、写、擦速度快、功耗低、疲劳特性高、性能漂移得到有效控制；在可靠性方面，减少了非标工艺的数量，器件开关与存储阵列的高度显著降低，与CMOS工艺兼容性提高，更容易三维集成存储阵列层数增加，功耗降低、存储速度加快；不仅减少材料结构变化损伤，而且对热窜扰显著改善，通过二合一单元上的串联电阻可以增加正、反向阈值电压的电压差、进一步提高其可靠性。
附图说明
[0025]图1显示为本专利技术自选通存储器的结构示意图。
[0026]图2显示为本专利技术自选通存储器中一单元的直流电流
‑
电压曲线图。
[0027]图3显示为本专利技术自选本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种自选通存储器，其特征在于：包括上电极(2)、与上电极(2)相接触的上介质层(3)、下电极(6)、与下电极(6)相接触的下介质层(5)以及夹设于所述上介质层(3)和下介质层(5)之间的开关材料层(4)；所述存储器受到的外加电场大于阈值电压时，处于低阻开启状态，外加电场未达到阈值电压时，处于高阻关闭状态。2.根据权利要求1所述的自选通存储器，其特征在于：在所述存储器首次操作时，其阈值电压V
FF
大于后续操作中的阈值电压V
th
，二者差值即|ΔV|＝|V
FF
‑
V
th
|>0。3.根据权利要求1所述的自选通存储器，其特征在于：在所述存储器首次操作后，在一选定极性方向的电场激励下，器件的阈值电压为V
th1
，在反方向电场激励下，器件的阈值电压为V
th0
，之后再向器件施加一与所述选定极性方向同向的电场激励，此时器件的阈值电压为V
th2
，则在选定极性方向上阈值电压差|ΔV
th
|＝|V
th1
‑
V
th2
|>0，且稳定存在。4.根据权利要求3所述的自选通存储器，其特征在于：所述存储器利用电压差异来实现存储，利用所述阈值电压V
th1
与V
th2
的稳定差异作为存储器的两态，利用大小介于V
th1
与V
th2
之间的同向电压/电...

【专利技术属性】
技术研发人员：朱敏，宋志棠，赵梓豪，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：