一种升降压斩波电路拓扑结构制造技术

本发明专利技术公开了一种升降压斩波电路拓扑结构，其第一开关管Ｖ１与电感Ｌ及第二开关管Ｖ２串联后并联在电源Ｕｓ上，第一二极管Ｄ１与第二电容Ｃ２及第二二极管Ｄ２串联后并联在电感Ｌ两端，第一电容Ｃ１并联在第一开关管Ｖ１与电感Ｌ及第二二极管Ｄ２组成的支路上，第三电容Ｃ３并联在第二开关管Ｖ２与电感Ｌ及第一二极管Ｄ１组成的支路上，负载ＲＬ并联在第二电容Ｃ２上。本发明专利技术中开关管Ｖ１、Ｖ２所承受的电压应力较小仅为（Ｕｓ＋Ｕｏ）／２，电容Ｃ１、Ｃ３所承受的平均电压是（Ｕｓ－Ｕｏ）／２，降低了对电容电压应力的要求，因此本发明专利技术可以适应更高的电压场合，延长使用寿命、降低成本。

【技术实现步骤摘要】

本专利技术属于升降压斩波电路，具微及一种升降压斩波电路拓扑结构。 背景駄顾名思义，升降压斩波电路既有升压功能也有降压功能，根据输入电压的变化及时调整开关管的状态，维持输出的稳定。Buck-Boost电路、Cuk电路、 Sepic电路、Zeta电路是四种最常见的升降压斩波电路拓扑结构。在电路拓扑 结构中开关管都要承受着相对较高的电压应力，其中Buck-Boost电路中开关 管承受2Us (Us为输入电压，下同)的电压应力，其它三种升降压斩波电路 拓扑中开关管承受Us+Uo (Uo为输出电压，下同)的电压应力；因此这些电 路拓扑在高压场合的j顿就受到了一定柳艮制，或者要采用更高电压等级的开 关管，这必然会造,品成本的增加。现有技术中，Buck电路的输入输出电压之间存在着Uo-Usx"的关系(其中 为开关管导通占空比，os"i)，因而Buck电路只具有降压功能，没有升压 功能；而Boost电路的输入输出电压之间存在着u。 = Us /(" a)的关系，只能实 现升压功能不能实现降压功能。为了实现升降压斩波的功會^就必须将Buck电 路与Boost电路综合起財能实现相应的功能，而综合不仅仅是电路结构的组 合，还包含对组合电路的演化；前面提到的Buck-Boost等四种基本的升降压 斩波电路就是在Buck电路与Boost电路结合的基础上演变过来的。在有些文 献中提到了另外一种升降压斩波电路拓扑结构，具体电路如图1所示。该主电3路中，电容C1、 C2、 C3是串联连接的，Cl的一端与电源Us的正极相连，另 一端与输出电压U。的负极相连；而C3的一端与电源Us的负极相连，另一端与 输出电压U。的正极相连。该电路中电容C1、 C3所承受的平均电压为输入输出 电压之和的一半，即为(Us+Uo)/2。电容所需承受的电压应力较高，要么提 高电容的额定工作电压，要么通过电容的串并M降低对电压应力的要求。同 一电容，承受高的电压应力，对电容的使用寿命，系统的可靠性均带来不利影 响，在高压大功率场合尤其明显。
技术实现思路
本专利技术的目的是为了解决现有技术存在的问题而提供一种升降压斩波电 路拓扑结构，其可以降低开关管在工作过程中戶万承受的电压应力，电路可以工 作于更高的电压场合，延长fOT寿命、降低成本，减小体积、提高系统可靠性。本专利技术的目的;OT1下述技术方案实J见的本专利技术升降压斩波电路拓扑结构,包括电源Us、第一开关管V1、第二开关 管V2、电感L、第一二极管D1、第二二极管D2、第一电容Q、第二电容C2、 第三电容C3以及负载RL:其中第一开关管VI与电感L及第二开关管V2串联 后并联在电源Us上，第一二极管Dl与第二电容C2及第二二极管D2串联后并 联在电感L两端，第一电容Cl并联在第一开关管VI与电感L及第二二极管 D2组成的支路上，第三电容C3并联在第二开关管V2与电感L及第一二极管 Dl组成的支路上，负载RL并联在第二电容C2上。本专利技术提供的升降压斩波电路拓扑结构本质上相当于两相DC/ DC直流变 换器，两个开关管驱动脉冲的占空比大小是一样的，只是在相位上相差半个周 肌当开关管的导通占空比不大于0. 5时,两个开关管不存在同时导通的情况，电路工作于降压模式，Us 、 VI、 L、 D2、 C2、 C3组成一个Buck电路，Us 、 V2、 L、 Dl、 C2、 Cl组成另一个Buck电路。当开关管的驱动脉冲导通占空比大于 0.5时，Us 、 VI、 L、 V2组成一个Boost电路，当VI、 V2轮流作为Boost电 路的主开关管。该电路开关管所承受的电压(Us + Uo) / 2 ，仅为现有技术四种 拓扑结构中的一半左右。由于采用两个开关管，并且两个开关是交替导通和关 断的，提高了系统的开关频率，降低了储能电感的体积和容量，减少了输出电 压的脉动。同时对主电路上的电容连接方式进行改进，降低了对电容电压应力 的要求，电容Cl、 C3所承受的电压仅为(Us -Uo)/2 ，所以其相对于图1所示 的升降压斩波电路拓扑结构在电容所需承受的电压应力方面更具有优势。降低了对电容电压应力的要求，在输入输出电压比较高的场合，电容上所承受的电 压应力相差很大，承受低的电压应力，可以提高电容的使用寿命，提高系统的 可靠性。在高压大功^^合这方面的优势就更加明显。 下面结合附图进一步说明本专利技术的技术方案，附图说明图1是现有的升降压斩波电路拓扑结构示意图。图2是本专利技术的升降压斩波电路拓扑结构示意图。图3是本专利技术的升降压斩波电路拓扑结构工作于降压模式时的流程图。图4是本专利技术的升降压斩波电路拓扑结构工作于升压模式时的流程图。图5是本专利技术的升降压斩波电路拓扑结构应用之一的电路图。图6是本专利技术的升降压斩波电路拓扑结构应用之二的电路图。具体实肺式图2给出了本专利技术的一个实施例的电路拓扑结构示意图。电路拓扑结构中 包括电源Us、开关管V1、开关管V2、电感L、 二极管D1、 二极管D2、电容 Cl、电容C2、电容C3以及负载RL;具体连接关系为开关管VI的c极连接 到电源Us的正极，开关管VI的e极连接到电感L的一端；电感L的另一端连 接到开关管V2的c极，开关管V2的e极连接到电源Us的负极；二极管Dl的 阴极连接到开关管VI的e极，阳极连接到电容C2的一端(当C2使用电解电 容时，二极管D1的阳极应连接到电容C2的负极)，电容C2的另一端(对电解 电容而言就是电容C2的正极)连接到二极管D2的阴极，二极管D2的阳极连 接到开关管V2的c极；电容Cl的一職接到开关管VI的c极，另一端连接 到二极管D2的阴极；电容C3的一端连接到开关管V2的e极，另一端连接到 二极管D1的阳极；负载正输入端连接到二极管D2的阴极，负输入端连接到二 极管D1的阳极。上,接关系上开关管是按照IGBT的管脚名称进行说明的，若是其他类 型的开关管，贝揩脚需要进行相应的更改。开关管可以是IGBT、 IPM、 M0SFET等智能可控开关器件中一种，二极管 可以是单独的二极管模块，也可以是IGBT等开关器件内部集成的二极管器件。工作原理本电路拓扑结构中实际包含着两个DC/DC变换电路。两个开关管的驱动信 号的占空比大小是一样的，相位上相差半个周期，改变开关管驱动信号导通占 空比，就可以改变输出电压，输入输出电压之间存在以下关系l —a其中"为开关管导通占空比。当"《0.5时，电路工作在降压斩波模式，6当"> 0.5时，电路工作在升压模式。为了便于理解，电路拓扑也分成降压 模式和升压模式来阐述。当"^ 0.5时，电路工作于降压模式，具体工作过程为> V2截止V1导通电源Us通过Vl、 L、 D2、 C2对电容C3进行充电；Cl通 过V1、 L、 D2回路进行放电；C2通过C2、 RL回路为RL提供能量，以维持RL 正常输出。> VI由导通转为截止(V2保持截止)由于L上的电流不能突变，L将通过 Dl、 L、 D2、 RL回路把能量传递给负载RL以及对电容C2充电；同时L3SM; Us、 C3、 Dl、 L、 D2、 C1回路对C1、 C3反向充电。> V2由截止转为导通(Vl保持截止)Us通过V2、 L、 Dl、 C2对电容C1进 行充电；C3本文档来自技高网...

【技术保护点】
一种升降压斩波电路拓扑结构，包括电源Ｕｓ、第一开关管Ｖ１、第二开关管Ｖ２、电感Ｌ、第一二极管Ｄ１、第二二极管Ｄ２、第一电容Ｃ１、第二电容Ｃ２、第三电容Ｃ３以及负载ＲＬ：其中第一开关管Ｖ１与电感Ｌ及第二开关管Ｖ２串联后并联在电源Ｕｓ上，第一二极管Ｄ１与第二电容Ｃ２及第二二极管Ｄ２串联后并联在电感Ｌ两端，第一电容Ｃ１并联在第一开关管Ｖ１与电感Ｌ及第二二极管Ｄ２组成的支路上，第三电容Ｃ３并联在第二开关管Ｖ２与电感Ｌ及第一二极管Ｄ１组成的支路上，负载ＲＬ并联在第二电容Ｃ２上。

【技术特征摘要】

【专利技术属性】
技术研发人员：林文彪，吴强，刘旭君，
申请(专利权)人：株洲南车时代电气股份有限公司，
类型：发明
国别省市：43[中国|湖南]