一种克服温度影响的UVLO电路及电压生成方法技术

一种克服温度影响的UVLO电路，其特征在于：所述电路包括偏置单元、参考电压生成单元和比较单元；其中，所述偏置单元，与所述比较单元连接，用于生成偏置电流，并将所述偏置电流镜像至所述比较单元中；所述参考电压生成单元，与所述比较单元连接，用于生成参考电压，并将所述参考电压输出至所述比较单元中；所述比较单元，用于接收偏置电流和所述参考电压，并基于所述偏置电流生成比较电压，以实现与参考电压的同温度方向上的比较，并生成UVLO电压。本发明专利技术方法简单、电路简易、元件少、功耗小、面积小、响应快速，能够充分实现零温度系数条件下的比较和准确的UVLO输出。下的比较和准确的UVLO输出。下的比较和准确的UVLO输出。

【技术实现步骤摘要】
一种克服温度影响的UVLO电路及电压生成方法


[0001]本专利技术涉及集成电路领域，更具体地，涉及一种克服温度影响的UVLO电路及UVLO电压生成方法。

技术介绍

[0002]UVLO(又称欠压锁定，Under Voltage Lock Out)电路，能够基于供电电压低于芯片或集成电路的开启门限电压时，对电路实现保护。欠压锁定功能可以保证芯片在软启动过程或其他情况导致的供电电压不足时，不会由于后级电路的逻辑混乱造成损坏，因此被广泛的使用在各种集成电路中。
[0003]现有技术中的UVLO电路，结构通常较为复杂，一般需要采用一个带隙基准电路首先产生基准电压，再将基准电压与电源的分压同时输入至五管比较器中实现电源分压与基准电压之间的比较。当电源分压小于基准电压时，才能实现欠压锁定的功能。这里所述的五管比较器，是指至少具有五个MOS管组成的比较器，由于该比较器能够实现零温度系数下基准电压和电源分压之间的比较，因此输出结果非常精确。
[0004]然而，这种精确的输出是以电路结构复杂、功耗大、占用芯片面积大为代价的。
[0005]针对这种问题，亟需一种电路结构简单、同时判断准确的欠压锁定实现方法和电路。

技术实现思路

[0006]为解决现有技术中存在的不足，本专利技术的目的在于，提供一种克服温度影响的UVLO电路及UVLO电压生成方法，通过平衡并抵消偏置单元和比较单元各自产生的温度系数，来使得具有相同温度系数，换言之，均具备零温度系数的电源分压和比较电压进行比较，实现欠压锁定模式的准确判定。
[0007]本专利技术采用如下的技术方案。
[0008]本专利技术第一方面，涉及一种克服温度影响的UVLO电路，其中，电路包括偏置单元、参考电压生成单元和比较单元；偏置单元，与比较单元连接，用于生成偏置电流，并将偏置电流镜像至比较单元中；参考电压生成单元，与比较单元连接，用于生成参考电压，并将参考电压输出至比较单元中；比较单元，用于接收偏置电流和参考电压，并基于偏置电流生成比较电压，以实现与参考电压的同温度方向上的比较，并生成UVLO电压。
[0009]优选的，比较单元包括第三PMOS管PMOS3、第三NMOS管NMOS3和第四电阻R4；其中，第三PMOS管的源极与电源电压Vdd连接，漏极与第三NMOS管NMOS3的漏极连接，共同作为比较单元的输出端，输出UVLO电压；第三NMOS管NMOS3的源极通过第四电阻R4接地；第三PMOS管的栅极接收偏置单元输出端的偏置电流I
bias
；第三NMOS管NMOS3的栅极接收参考电压生成单元的参考电压V
ref
。
[0010]优选的，当偏置单元输出的偏置电流为参考电压生成单元的参考
电压为时，比较电压为
[0011]其中，K为比较单元中第三MOS管PMOS3与偏置单元中第一PMOS管PMOS1、第二PMOS管PMOS2的宽长比之比；V
gs1
、V
gs2
和V
gs3
分别为偏置单元中第一NMOS管NMOS1、第二NMOS管NMOS2以及比较单元中第三NMOS管NMOS3的栅源极电压差；R1和R4分别为偏置单元中的偏置电阻R1的阻值、比较单元中第四电阻R4的阻值。
[0012]优选的，当比较电压V
comp
和参考电压V
ref
相等时，UVLO电平状态发生翻转。
[0013]优选的，比较电压V
comp
和参考电压V
ref
具有相同的温度系数。
[0014]优选的，设置电路满足条件其中，ΔV
gs1
、ΔV
gs2
和ΔV
gs3
分别为电路温度发生单位变化时，偏置单元中第一NMOS管NMOS1、第二NMOS管NMOS2以及比较单元中第三NMOS管NMOS3的栅源极电压变化值。
[0015]优选的，设置电路中的偏置电阻R1、分压电阻R2和R3、第四电阻R4均为具有零温度系数的高精度电阻。
[0016]本专利技术第二方面，涉及一种克服温度影响的UVLO电压生成方法，其中，方法采用本专利技术第一方面中所述的一种克服温度影响的UVLO电路实现。
[0017]本专利技术的有益效果在于，与现有技术相比，本专利技术中一种克服温度影响的UVLO电路及UVLO电压生成方法，通过平衡并抵消偏置单元和比较单元各自产生的温度系数，来使得具有相同温度系数，换言之，均具备零温度系数的电源分压和比较电压进行比较，实现欠压锁定模式的准确判定。本专利技术方法简单、电路简易、元件少、功耗小、面积小、响应快速，能够充分实现零温度系数条件下的比较和准确的UVLO输出。
附图说明
[0018]图1为本专利技术现有技术中一种欠压锁定电路的结构示意图；
[0019]图2为本专利技术一种克服温度影响的UVLO电路的结构示意图。
具体实施方式
[0020]下面结合附图对本申请作进一步描述。以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本申请的保护范围。
[0021]图1为本专利技术现有技术中一种欠压锁定电路的结构示意图。如图1所示，现有技术中常用的欠压锁定电路，通常采用分压电路输出的电源分压与带隙基准源输出的带隙基准电压进行比较，以实现UVLO模式控制信号的生成。通常当带隙基准电压小于电源分压时，电路不会进入UVLO模式，此时电路的输出电压Vout为低电平；而当带隙基准源输出的带隙基准电压大于电源分压时，则说明电源电压过低，需要启动UVLO模式，实现对电路的保护。
[0022]图2为本专利技术一种克服温度影响的UVLO电路的结构示意图。如图2所示，本专利技术第二方面，涉及一种克服温度影响的UVLO电路，其中，电路包括偏置单元、参考电压生成单元和比较单元；偏置单元，与比较单元连接，用于生成偏置电流，并将偏置电流镜像至比较单元中；参考电压生成单元，与比较单元连接，用于生成参考电压，并将参考电压输出至比较单元中；比较单元，用于接收偏置电流和参考电压，并基于偏置电流生成比较电压，以实现与参考电压的同温度方向上的比较，并生成UVLO电压。
[0023]这里所述的同温度方向上的比较，可以是参考电压与比较电压两者均为零温度系数电压，也可以是均为正或负的温度系数的电压。本专利技术实施例中，为了使得电路的实现，如元件的选取方式更加简便，因此采取了两者均近似为零温度系数的情况。
[0024]另外，在两者均为零温度稀疏的情况下，可以设置偏置电流源输出的偏置电流具备正温度系数，而比较电源中，将偏置电流转换为比较电压的元件则可以同时具有负温度系数。通过这种方式，生成的比较电压就可以具备零温度系数。在参考电压同为零温度系数的情况下，二者能够实现准确的比较，不受到温度的影响，同时输出的UVLO电压的方向是非常准确的。
[0025]优选的，比较单元包括第三PMOS管PMOS3、第三NMOS管NMOS3和第四电阻R4；其中，第三PMOS管的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种克服温度影响的UVLO电路，其特征在于：所述电路包括偏置单元、参考电压生成单元和比较单元；其中，所述偏置单元，与所述比较单元连接，用于生成偏置电流，并将所述偏置电流镜像至所述比较单元中；所述参考电压生成单元，与所述比较单元连接，用于生成参考电压，并将所述参考电压输出至所述比较单元中；所述比较单元，用于接收偏置电流和所述参考电压，并基于所述偏置电流生成比较电压，以实现与参考电压的同温度方向上的比较，并生成UVLO电压。2.根据权利要求1中所述的一种克服温度影响的UVLO电路，其特征在于：所述比较单元包括第三PMOS管PMOS3、第三NMOS管NMOS3和第四电阻R4；其中，所述第三PMOS管的源极与电源电压Vdd连接，漏极与所述第三NMOS管NMOS3的漏极连接，共同作为所述比较单元的输出端，输出UVLO电压；所述第三NMOS管NMOS3的源极通过第四电阻R4接地；所述第三PMOS管的栅极接收所述偏置单元输出端的偏置电流I
bias
；所述第三NMOS管NMOS3的栅极接收所述参考电压生成单元的参考电压V
ref
。3.根据权利要求1中所述的一种克服温度影响的UVLO电路，其特征在于：当所述偏置单元输出的偏置电流为所述参考电压生成单元的参考电压为时，所述比较电压为时，所述比较电压为其中，K为所述比较单元中第三MOS管PMOS3与偏置单元中第一PMOS管PMOS1、第二PMOS管PMOS2的宽长比之比；V
gs1
、V
gs2
和V

【专利技术属性】
技术研发人员：崔先宇，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：