电路图案、电路基板用半成品基材、带金属基底的电路基板、电路图案的制造方法及电路图案的制造装置制造方法及图纸

本发明专利技术得到一种电路图案，容易应对电流增加，不易发生相邻电路导体相互间的短路或离子迁移，且能够进行电路图案的密集的配置。电路图案(3)隔着绝缘层(7)层叠于金属基板(5)上且由电路导体(3a)构成，在电路导体(3a)的截面中，层方向的中间部是呈朝着层交叉方向鼓出的形状，鼓出形状由在层方向上平缓的面(3b)形成。成。成。

【技术实现步骤摘要】
【国外来华专利技术】电路图案、电路基板用半成品基材、带金属基底的电路基板、电路图案的制造方法及电路图案的制造装置


[0001]本专利技术涉及电路图案、电路基板用半成品基材、金属电路基板、电路图案的制造方法及电路图案的制造装置。

技术介绍

[0002]以往，作为印刷配线板，存在具有图20所示的截面的印刷配线板。该印刷配线板101的电路图案103通过仅从绝缘基板105的表面对金属箔进行蚀刻的单面蚀刻而形成。
[0003]在该单面蚀刻中，完成后的电路图案103的各个电路导体103a的截面为梯形形状。当以密集配置形成该电路图案103时，存在容易在电路图案103的上部发生断线、在底部发生相邻电路导体103a相互间的短路、离子迁移的问题。
[0004]对于此，在专利文献1所记载的印刷配线基板中，对单面蚀刻的工序进行改良而形成。该印刷配线基板在构成电路图案的电路导体的截面中使顶部的宽度为底部的宽度以上，实现了改善。
[0005]但是，在专利文献1所记载的印刷配线基板中，通过单面蚀刻使电路导体的截面形状成为大致倒梯形、大致研钵形或大致鼓形，电路导体的截面积的增大受到限制，对大电流的应对存在极限。
[0006]另一方面，在专利文献2中提出了图21所示那样的截面的印刷配线板101。
[0007]该印刷配线板101的电路图案103通过在金属箔的表面和背面双方进行蚀刻的双面蚀刻而形成。
[0008]在该双面蚀刻中，首先在作为材料的金属箔单体的一个侧面粘接膜状的保护材料等。
[0009]金属箔的另一侧面形成有图案抗蚀剂，进行第一面的蚀刻。通过该第一面的蚀刻，在金属箔的另一侧面直至层方向的中间部形成有与电路图案103相应的部分。
[0010]接着，在金属箔的另一侧面，通过加压和加热将与电路图案103相应的部分的另一侧面粘接于绝缘基板105的表面。
[0011]进一步地，在金属箔的一个侧面形成图案抗蚀剂，从该一个侧面进行第二面的蚀刻。通过该第二面的蚀刻，在金属箔的一个侧面直至层方向的中间部形成与电路图案103相应的部分。
[0012]其结果，完成在绝缘基板105上具备如图21所示的截面的电路图案103的印刷配线板101。
[0013]在该印刷配线板101中，能够通过双面蚀刻使金属箔的厚度比实际的厚度薄地形成电路图案103。另外，构成电路图案103的各个电路导体103a的截面是在层方向的中间部向与层方向交叉的方向(层交叉方向)鼓出的形状。因此，能够实现电路导体103a的截面积的增大，容易应对电流增大。
[0014]然而，这是一种从金属箔的表面和背面进行蚀刻的单纯的双面蚀刻。因此，电路图
案103的各个电路导体103a的层方向的中间部103ab为沿着绝缘基板105的表面变尖锐的鼓出形状。
[0015]因此，就图21的电路图案103而言，在绝缘基板105的表面上，各个电路导体103a的截面为以尖锐的中间部13ab为底部的大致梯形形状。作为结果，与图20的电路图案103同样地残存有容易发生相邻电路导体103a相互间的短路、绝缘基板105上的离子迁移的问题。
[0016]现有技术文献
[0017]专利文献
[0018]专利文献1：日本特开2005
‑
209920号公报
[0019]专利文献2：日本特开平10
‑
178256号公报

技术实现思路

[0020]专利技术所要解决的课题
[0021]所要解决的问题点在于，在层方向的中间部形成向层交叉方向鼓出的形状的情况下，在绝缘基板的表面上，各个电路导体的截面为以向层交叉方向变尖锐的中间部为底部的大致梯形形状，残存有容易发生相邻电路导体相互间的短路、离子迁移这样的问题，电路图案的密集的配置存在极限。
[0022]用于解决课题的方案
[0023]本专利技术的电路图案隔着绝缘层层叠于金属基板上且由电路导体构成，其中，在所述电路导体的截面中，层方向的中间部是呈朝着所述层交叉方向鼓出的形状，所述鼓出形状由在层方向上平缓的面形成。
[0024]在本专利技术的电路基板用半成品基材在保护片层叠有所述电路图案。
[0025]本专利技术的带金属基底的电路基板在层叠于金属基板的绝缘层的表面层叠有由电路导体构成的电路图案，其中，在所述电路导体的截面中，层方向的中间部至少相对于位于所述绝缘层的表面的部分是呈朝着层交叉方向鼓出的形状。
[0026]本专利技术的电路图案的制造方法包括：图案形成工序，通过对材料板进行双面蚀刻，形成与构成电路图案的各个电路导体相应的部分通过壁厚相对薄的结合部结合的电路图案半成品；以及电路形成工序，通过从所述电路图案半成品的一个侧面对所述结合部进行单面蚀刻，将所述电路导体的层方向的截面的中间部形成为鼓出形状并且由在层方向上平缓的面形成所述鼓出形状而得到电路图案。
[0027]本专利技术的电路图案的制造装置具备：图案形成装置，其通过对材料板进行双面蚀刻，形成与构成电路图案的各个电路导体相应的部分通过壁厚相对薄的结合部结合的电路图案半成品；以及电路形成装置，其通过从所述电路图案半成品的一个侧面对所述结合部进行单面蚀刻，将所述电路导体的层方向的截面的中间部形成为鼓出形状并且由在层方向上平缓的面形成所述鼓出形状而得到电路图案。
[0028]专利技术效果
[0029]本专利技术的电路图案能够通过中间部的鼓出形状来增大电路导体的截面积，容易应对电流增加，也有利于大电流化。鼓出形状由在层方向上平缓的面形成，因此能够抑制该部分处的与相邻电路导体之间的短路。因此，能够实现电路图案的密集的配置。
[0030]本专利技术的电路基板用半成品基材将电路图案层叠于保护片，从而能够将具备鼓出
形状的电路图案库存化。
[0031]本专利技术的带金属基底的电路基板容易应对电流增加，也有利于大电流化。另外，通过抑制与相邻电路导体之间的离子迁移的发生，能够形成电路图案的密集的配置。
[0032]本专利技术的电路图案的制造方法能够制造容易应对电流增加且有利于大电流化的电路图案。另外，通过抑制与相邻电路导体之间的短路、抑制离子迁移的发生，能够制造密集的配置的电路图案。
[0033]本专利技术的电路图案的制造装置能够实现电路图案的制造方法。
附图说明
[0034]图1(A)是本专利技术的实施例的鼓出形状位于比电路导体的层方向上下中央靠下部侧的带金属基底的电路基板的示意性的概略剖视图，图1(B)是相对于图1(A)，鼓出形状位于比电路导体的层方向中央靠上部侧的带金属基底的电路基板的示意性的概略剖视图。
[0035]图2是电路基板用半成品基材的立体图。
[0036]图3是电路图案的俯视图。
[0037]图4是电路导体的主要部分放大剖视图。
[0038]图5是表示电路图案的制造方法的工序图。
[0039]图6是表示作为电路图案的制造方法的后工序的带金属基底的电路基板的制造方法的工序图。
[0040]图7是表本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种电路图案，其隔着绝缘层层叠于金属基板上且由电路导体构成，该电路图案的特征在于，在所述电路导体的截面中，层方向的中间部呈朝着层交叉方向鼓出的形状，所述鼓出形状由在层方向上平缓的面形成。2.根据权利要求1所述的电路图案，其特征在于，所述在层方向上平缓的面呈朝着层交叉方向凸出的凸曲面。3.根据权利要求2所述的电路图案，其特征在于，在所述电路导体的层方向的截面中，与所述绝缘层相接的下表面的宽度比上表面的宽度宽，或者在所述电路导体的层方向的截面中，与所述绝缘层相接的下表面的宽度比上表面的宽度窄。4.一种电路基板用半成品基材，其特征在于，电路图案为权利要求1～3中任一项所述的电路图案，所述电路图案层叠于保护片。5.根据权利要求4所述的电路基板用半成品基材，其特征在于，所述电路图案的厚度超过0.8mm。6.一种带金属基底的电路基板，其在层叠于金属基板的绝缘层的表面层叠有由电路导体构成的电路图案，该带金属基底的电路基板的特征在于，在所述电路导体的截面中，层方向的中间部至少相对于位于所述绝缘层的表面上的部分呈朝着层交叉方向鼓出的形状。7.一种带金属基底的电路基板，其层叠有权利要求1～3中任一项所述的电路图案，该带金属基底的电路基板的特征在于，所述电路图案隔着所述绝缘层层叠在所述金属基板。8.一种电路图案的制造方法，其特征在于，包括：图案形成工序，通过对材料板进行双面蚀刻，形成与构成电路图案的各个电路导体相应的部分通过壁厚相对薄的结合部结合的电路图案半成品；以及电路形成工序，通过从所述电路图案半成品的一个侧面对所述结合部进行单面蚀刻，将所述电路导体的层方向的截面的中间部形成为鼓出形状并且由在层方向上平缓的面形成所述鼓出形状而得到电路图案。9.根据权利要求8所述的电路图案的制造方法，其特征在于，所述图案形成工序形成在所述电路图案半成品的与电路图案相应的部分的最外周具备呈环绕状的形状与所述结合部相应的舌部的电路图案半成品，在所...

【专利技术属性】
技术研发人员：矢野晋也，植竹操，
申请(专利权)人：日本发条株式会社，
类型：发明
国别省市：