具有柱密度不同的分层叠组的微电子装置及相关方法和系统制造方法及图纸

微电子装置包含下部叠组和上部叠组，所述下部叠组和所述上部叠组各自包括堆叠结构，所述堆叠结构具有布置成叠层的绝缘结构和导电结构的竖直交替序列。柱的下部阵列延伸穿过所述下部叠组的所述堆叠结构，且柱的上部阵列延伸穿过所述上部叠组的所述堆叠结构。所述下部阵列中的所述柱沿着所述下部叠组与所述上部叠组之间的界面与所述上部阵列中的所述柱对准。至少在包括所述柱的基部的高程处，所述下部阵列中的所述柱的柱密度不同于所述上部阵列中的所述柱的柱密度，“柱密度”是相应阵列的每单位水平区域中的柱数目。还公开了相关方法和电子系统。和电子系统。和电子系统。

【技术实现步骤摘要】
【国外来华专利技术】具有柱密度不同的分层叠组的微电子装置及相关方法和系统
[0001]优先权要求
[0002]本申请要求2020年9月9日提交的“具有柱密度不同的分层叠组的微电子装置及相关方法和系统(MICROELECTRONIC DEVICES WITH TIERED DECKS OF DIFFERING PILLAR DENSITY AND RELATED METHODS AND SYSTEMS)”的第17/016,002号美国专利申请的申请日的权益。


[0003]本公开的实施例涉及微电子装置设计和制造的领域。更具体地说，本公开涉及用于形成具有包含竖直交替的导电结构和绝缘结构的分层堆叠结构的微电子装置(例如，存储器装置，例如3D NAND存储器装置)的方法、相关系统以及用于形成此类结构和装置的方法。

技术介绍

[0004]存储器装置为电子系统提供数据存储。快闪存储器装置是各种存储器装置类型中的一种且大量用于现代计算机和其它电气装置中。常规的快闪存储器装置可包含具有布置成行和列的大量电荷存储装置(例如，存储器单元，例如非易失性存储器单元)的存储器阵列。在快闪存储器的NAND架构类型中，布置成列的存储器单元串联耦合，且列的第一存储器单元耦合到数据线(例如，位线)。
[0005]在“三维NAND”存储器装置(其在本文中还可被称为“3D NAND”存储器装置)中，竖直存储器装置的类型不仅是以行和列方式布置成水平阵列的存储器单元，而且是水平阵列的叠层堆叠在彼此之上(例如，作为存储器单元的竖直串)以提供存储器单元的“三维阵列”。叠层的堆叠使导电材料与绝缘(例如，介电)材料竖直交替。导电材料充当用于例如存储器单元的存取线(例如，字线)的控制栅极。竖直结构(例如，包括沟道结构和隧穿结构的柱)沿着存储器单元的竖直串延伸。串的漏极端邻近竖直结构(例如，柱)的顶部和底部中的一者，而串的源极端邻近柱的顶部和底部中的另一者。漏极端可操作地连接到位线，而源极端可操作地连接到源极线。3D NAND存储器装置还包含例如存取线(例如，字线)与装置的其它导电结构之间的电连接，使得竖直串的存储器单元可被选择用于写入、读取和擦除操作。
[0006]形成3D NAND存储器装置往往会呈现挑战。举例来说，在沿着晶片或相对于晶片上构造的特定特征的各种布置处，不同的残余应力可能导致原本真正竖直的一些特征弯曲而未真正竖直，从而导致未对准、连接错误，或者关于随后形成的特征的其它制造问题。此类未对准、连接错误等可最终导致装置失效。因此，可靠地制造例如3D NAND存储器装置的微电子装置的特征存在挑战。

技术实现思路

[0007]公开一种微电子装置。所述微电子装置包括下部叠组和上部叠组。所述下部叠组和所述上部叠组中的每一者包括堆叠结构，所述堆叠结构包括布置成叠层的绝缘结构和导
电结构的竖直交替序列。柱的下部阵列延伸穿过所述下部叠组的所述堆叠结构。柱的上部阵列延伸穿过所述上部叠组的所述堆叠结构。所述下部阵列中的柱沿着所述下部叠组与所述上部叠组之间的界面与所述上部阵列中的柱对准。至少在包括所述柱的基部的高程处，所述下部阵列的柱密度与所述上部阵列的柱密度不同。
[0008]还公开一种用于形成微电子装置的方法。所述方法包括形成下部堆叠结构，所述下部堆叠结构包括布置成叠层的绝缘结构和其它结构的竖直交替序列。使用具有第一图案特征密度的下部叠组光罩，在所述下部堆叠结构中形成柱的下部阵列。上部堆叠结构形成于所述下部堆叠结构上方。所述上部堆叠结构包括布置成额外叠层的额外绝缘结构和额外其它结构的额外竖直交替序列。使用具有不同于所述第一图案特征密度的第二图案特征密度的上部叠组光罩，在所述上部堆叠结构中形成柱的上部阵列。所述上部阵列中的柱沿着所述下部堆叠结构与所述上部堆叠结构之间的界面与所述下部阵列中的柱对准。
[0009]此外，公开一种微电子装置。所述微电子装置包括下部叠组，所述下部叠组包括第一柱阵列，所述第一柱阵列包括存储器单元。上部叠组位于所述下部叠组之上且包括第二柱阵列，所述第二柱阵列包括额外存储器单元。所述第一柱阵列中的至少一些柱邻近所述下部叠组与所述上部叠组之间的界面呈现弯曲。沿着所述界面，所述第二柱阵列中的柱与所述第一柱阵列中的柱对准。
[0010]还公开一种电子系统，其包括输入装置、输出装置、处理器装置以及存储器装置。所述处理器装置以可操作方式耦合到所述输入装置和所述输出装置。所述存储器装置以可操作方式耦合到所述处理器装置且包括至少一个微电子装置结构。所述至少一个微电子装置结构包括各自包括柱的至少两个叠组，所述柱延伸穿过布置成叠层的竖直交替的绝缘结构和导电结构的堆叠结构。所述至少两个叠组中的上部叠组中的柱限定跨所述上部叠组中的柱的阵列的第一柱密度。所述至少两个叠组中的下部叠组中的柱限定跨所述下部叠组中的柱的阵列的不同于所述第一柱密度的第二柱密度。所述下部叠组中的柱沿着所述下部叠组与所述上部叠组之间的界面与所述上部叠组中的柱物理接触。
附图说明
[0011]图1A和图1B是光罩图案的部分平面示意性图解，且图1C是理想化微电子装置结构的横截面正视示意性图解，其中图1C的结构的上部叠组中的柱使用图1A的光罩图案形成，且其中图1C的结构的下部叠组中的柱使用图1B的光罩图案形成。
[0012]图2A到图2E是根据本公开的实施例的存储器单元的横截面正视示意性图解，所说明的区域各自对应于图1C、图4、图5C到图28C(相对于其“C”图)以及图29到图44中的任一者或多者的加框区域。
[0013]图3为根据本公开的实施例的上面已制造微电子装置结构的裸片的俯视平面示意性图解。
[0014]图4是微电子装置结构的横截面正视图示意性图解，其中具有柱的多个叠组的存储器单元区邻近阶梯区。
[0015]图5A和图5B是光罩图案的部分平面示意性图解，且图5C是微电子装置结构的横截面正视示意性图解，其中图5C的结构的上部叠组中的柱使用图5A的光罩图案形成，且其中图5C的结构的下部叠组中的柱使用图5B的光罩图案形成，所述微电子装置结构呈现上部叠
组中的柱与下部叠组中的柱的可观测未对准。
[0016]根据本公开的实施例，图6A和图6B是光罩图案的部分平面示意性图解，且图6C是微电子装置结构的横截面正视示意性图解，其中图6A的光罩图案根据图5C的微电子装置结构的观测到的柱未对准定制，其中图6C的结构的上部叠组中的柱使用图6A的光罩图案形成，且其中图6C的结构的下部叠组中的柱使用图6B的光罩图案形成，所述微电子装置结构呈现上部叠组中的柱与下部叠组中的柱的对准。
[0017]根据本公开的实施例，图7A和图7B是光罩图案的部分平面示意性图解，且图7C是微电子装置结构的横截面正视示意性图解，其中图7B的光罩图案根据图5C的微电子装置结构的观测到的柱未对准定制，其中图7C的结构的上部叠组中的柱使用图7A的光罩图案形成，且其中图7C的结构的下部叠组中的柱使用图7B的光罩图案形成，所述微电子装置结构呈现上部叠组中的柱与下部叠组中本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种微电子装置，其包括：下部叠组和上部叠组，其各自包括堆叠结构，所述堆叠结构包括布置成叠层的绝缘结构和导电结构的竖直交替序列；柱的下部阵列，其延伸穿过所述下部叠组的所述堆叠结构；和柱的上部阵列，其延伸穿过所述上部叠组的所述堆叠结构，所述下部阵列中的所述柱沿着所述下部叠组与所述上部叠组之间的界面与所述上部阵列中的所述柱对准，且至少在包括所述柱的基部的高程处，所述下部阵列的柱密度不同于所述上部阵列的柱密度。2.根据权利要求1所述的微电子装置，其中：所述下部阵列的所述柱密度跨所述下部阵列基本一致；所述上部阵列的所述柱密度跨所述上部阵列基本一致；以及所述下部阵列的所述柱密度小于所述上部阵列的所述柱密度。3.根据权利要求1所述的微电子装置，其中：所述下部阵列的所述柱密度跨所述下部阵列基本一致；且在所述上部阵列的至少一个部分中，所述上部阵列的所述柱密度随着与所述上部阵列的边缘的侧向距离增加而逐渐增加。4.根据权利要求1所述的微电子装置，其中：所述下部阵列的所述柱密度跨所述下部阵列基本一致；且在所述上部阵列的至少一个部分中，所述上部阵列的所述柱密度随着与所述上部阵列的边缘的侧向距离增加而逐渐减小。5.根据权利要求1所述的微电子装置，其中：在所述下部阵列的至少一个部分中，所述下部阵列的所述柱密度随着与所述下部阵列的边缘的侧向距离增加而逐渐增加；且所述上部阵列的所述柱密度跨所述上部阵列基本一致。6.根据权利要求1所述的微电子装置，其中：在所述下部阵列的至少一个部分中，所述下部阵列的所述柱密度随着与所述下部阵列的边缘的侧向距离增加而逐渐减小；且所述上部阵列的所述柱密度跨所述上部阵列基本一致。7.根据权利要求1所述的微电子装置，其中：所述下部阵列的所述柱密度跨所述下部阵列基本一致；在所述上部阵列的至少一个部分中，所述上部阵列中的相邻柱与所述上部阵列中的所述相邻柱在所述界面处物理接触的所述下部阵列中的相邻柱相比更紧密地间隔开；且在所述上部阵列的至少一个其它部分中，所述上部阵列的其它相邻柱与所述上部阵列中的所述其它相邻柱在所述界面处物理接触的所述下部阵列的其它相邻柱相比更远地间隔开。8.根据权利要求1所述的微电子装置，其中：所述上部阵列的所述柱密度跨所述上部阵列基本一致；在所述下部阵列的至少一个部分中，所述下部阵列中的相邻柱与所述下部阵列中的所
述相邻柱在所述界面处物理接触的所述上部阵列中的相邻柱相比更紧密地间隔开；以及在所述下部阵列的至少一个其它部分中，所述下部阵列中的其它相邻柱与所述下部阵列中的所述其它相邻柱在所述界面处物理接触的所述上部阵列中的其它相邻柱相比更远地间隔开。9.根据权利要求1至8中任一项所述的微电子装置，其中所述下部阵列中的所述柱中的至少一些柱在所述界面附近呈现柱弯曲，呈现所述柱弯曲的所述柱中的所述至少一些...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：