一种测试结构及测试方法技术

本申请公开了一种测试结构及测试方法，其中测试结构基于一闪存器件，所述闪存器件包括：第一金属层；第二金属层，所述第二金属层位于所述第一金属层上方；金属插塞，若干所述金属插塞形成于所述第一金属层和第二金属层之间；所述测试结构包括：内接单元，用于实现所有所述金属插塞的串联；外接单元，用于实现所述测试结构与外部的测试设备的连接。本申请通过上述方案，能够解决相关技术中无法实时确认器件内部的连通情况的问题。件内部的连通情况的问题。件内部的连通情况的问题。

【技术实现步骤摘要】
一种测试结构及测试方法


[0001]本申请涉及半导体生产的
，具体涉及一种测试结构及测试方法。

技术介绍

[0002]闪存(flash)器件是一种非易失性存储器，具有存储速度快、高密度等特点。浮栅结构的nord闪存包括浮栅、控制栅、位于浮栅和控制栅之间的ono(氧化硅
‑
氮化硅
‑
氧化硅)结构，浮栅与衬底之间还有一层耦合氧化层。耦合氧化层和ono结构对闪存器件的性能起到了关键作用。
[0003]随着Nord Flash器件的微缩，后段Pitch也随之减小，这就增大了刻蚀工艺的难度。在进行All
‑
In
‑
One刻蚀工艺时，两层金属间易出现Via open，即两层金属间通孔未刻穿，导致两层金属间的互连失效。
[0004]目前，对线上后段All
‑
In
‑
One刻蚀工艺的监控只能靠扫描电镜和椭偏仪等微观结构测量工具，无法实时确认器件内部的连通情况。

技术实现思路

[0005]本申请提供了一种测试结构及其形成方法，可以实现对线上All
‑
In
‑
One刻蚀工艺的实时监控。
[0006]第一方面，本申请实施例提供了一种测试结构，所述测试结构基于一闪存器件，所述闪存器件包括：
[0007]第一金属层；
[0008]第二金属层，所述第二金属层位于所述第一金属层上方；
[0009]金属插塞，若干所述金属插塞形成于所述第一金属层和第二金属层之间；
[0010]所述测试结构包括：
[0011]内接单元，用于实现所有所述金属插塞的串联；
[0012]外接单元，用于实现所述测试结构与外部的测试设备的连接。
[0013]在一些实施例中，所述外接单元为连接于所述第二金属层的金属触点。
[0014]在一些实施例中，所述测试设备为皮安级的源表。
[0015]在一些实施例中，所述测试结构是在所述第一金属层、第二金属层和金属插塞的形成过程中，同步形成在所述闪存器件中的。
[0016]在一些实施例中，所述测试结构是通过大马士革工艺，与所述第一金属层、第二金属层和金属插塞同步形成的。
[0017]在一些实施例中，所述测试结构适用于90nm以下的闪存器件。
[0018]第二方面，本申请实施例提供一种测试方法，所述测试方法基于第一方面所述的测试结构，包括：
[0019]通过外接单元连接测试设备；
[0020]通过所述测试设备，测得监控参数；
[0021]基于所述监控参数，判断是否发生通孔未刻穿的不良状况。
[0022]在一些实施例中，所述监控参数为Rc，所述Rc是指测试结构、第一金属层、第二金属层和金属插塞的电阻之和。
[0023]在一些实施例中，所述基于所述监控参数，判断是否发生通孔未刻穿的不良状况，包括：
[0024]当所述Rc超出预设有的合理区间时，判断发生了通孔未刻穿的不良状况。
[0025]本申请技术方案，至少包括如下优点：
[0026]1.通过在闪存器件中形成测试结构，能够将闪存器件中的所有金属插塞串联，之后，在将测试结构连同金属插塞连接外部的测试设备后，可以对所有金属插塞的连通情况、即通孔的刻蚀情况进行监控，从而能够及时判断是否出现通孔未刻穿的不良状况。
附图说明
[0027]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0028]图1是本申请一个示例性实施例提供的一种闪存器件中可能走线方式的示意图；
[0029]图2是本申请一个示例性实施例提供的形成测试结构后的闪存器件的走线方式的示意图；
[0030]图3是本申请一个示例性实施例提供的一种测试方法的流程图。
具体实施方式
[0031]下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0032]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0033]在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
[0034]此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
[0035]本申请提供一种测试结构，该测试结构形成在加工中的闪存器件中。其中，闪存器
件包括第一金属层、形成在第一金属层上方的第二金属层、形成在第一金属层和第二金属层之间的金属插塞。测试结构包括内接单元和外接单元，其中，内接单元用于实现所有金属插塞的串联，外接结构用于实现测试结构与外部的测试设备的连接。其中，测试设备可以为皮安级的源表，例如半导体参数分析仪。
[0036]示例性的，参照图1，其示出了闪存器件中第一金属层1、金属插塞2和第二金属层3的一种可能的排布方式。
[0037]参照图2，其示出了形成测试结构后的上述闪存器件的示意图，其中，第一金属层1和第二金属层3中分别形成有内接单元41，且内接单元41可以是与第一金属层1和/或第二金属层3相同材质的金属。第二金属层3的走线的两端分别形成有一个外接单元42，示例性的，外接单元42可以是金属触点。在加入内接单元41后，所有金属插塞2和内接单元41、外接单元42，以及第一金属层1和第二金属层3中的部分线路，可以和外部的测试设备构成一个串联线路。
[0038]进一步的，上述中的测试结构是在第一金属层1、第二金属层3和金属插塞2的形成过程中，同步形成在闪存器件中的。
[0039]示例性的，测试结构可以是通过大马士革工艺，与第一金属层1、第二金属层3和金属插塞2同步形成的。
[0040]示例性的，上述测试结构的形成过程可以如下：...

【技术保护点】

【技术特征摘要】
1.一种测试结构，其特征在于，所述测试结构基于一闪存器件，所述闪存器件包括：第一金属层；第二金属层，所述第二金属层位于所述第一金属层上方；金属插塞，若干所述金属插塞形成于所述第一金属层和第二金属层之间；所述测试结构包括：内接单元，用于实现所有所述金属插塞的串联；外接单元，用于实现所述测试结构与外部的测试设备的连接。2.根据权利要求1所述的测试结构，其特征在于，所述外接单元为连接于所述第二金属层的金属触点。3.根据权利要求1所述的测试结构，其特征在于，所述测试设备为皮安级的源表。4.根据权利要求1所述的测试结构，其特征在于，所述测试结构是在所述第一金属层、第二金属层和金属插塞的形成过程中，同步形成在所述闪存器件中的。5.根据权利要求4所述的测试结构，其特征在于，所述测试结构是通过大马...

【专利技术属性】
技术研发人员：程国庆，张磊，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：