节省闸极芯片数量的驱动电路制造技术

本发明专利技术提供一种节省闸极芯片数量的驱动电路，其位于液晶面板中的闸极芯片与扫描线之间增加一组驱动电路，此驱动电路可以让双闸极（Ｄｏｕｂｌｅ？Ｇａｔｅ）架构下的液晶面板的闸极芯片的数量保持跟单闸极（Ｓｉｎｇｌｅ？Ｇａｔｅ）架构下的数量一样。本发明专利技术以ｄｏｕｂｌｅ？ｇａｔｅ的驱动架构制作液晶面板时，能节省闸极芯片数量的驱动电路，相较于现有技术，更能节省成本，并利用此驱动电路使得每一个扫描线在结束高准位讯号时，接收一个低准位讯号，让每一个扫描线的讯号状态更为明确。

【技术实现步骤摘要】
节省闸极芯片数量的驱动电路
本专利技术涉及一种驱动电路，特别涉及一种于液晶面板中的闸极芯片与扫描线之间 增加一组驱动电路，此驱动电路可以让Double Gate架构下的液晶面板的闸极芯片的数量 保持跟Single Gate数一样的节省闸极芯片数量的驱动电路。
技术介绍
图1以RGB画素，来表示一般主动矩阵驱动电路的示意图。800xRGBx480，数据线 的信道总数(source channel)数为2400，每一条扫描线(Gl G480)接2400个画素TFT， 而每一条扫描线中的画素均以R、 G、 B为一周期交互排列。以上所介绍的图1属于Single Gate的一种。 现有技术为了节省数据芯片的数目，增加扫描线的通道数来节省成本，采用一种 doublegate的驱动架构。请参照图2，图2以double gate驱动电路设计液晶面板的示意 图。由于数据芯片(source IC)的成本高于闸极芯片(gate IC)，且double gate的设计， 将数据线(source line)数目减半，且扫描线(gate line)数目加倍，以达到整体数据芯片 (source IC)的信道(channel)数减少的效果，达到节省成本。 图1中的液晶面板为800xRGBx480，数据线的信道总数(source channel)数为 2400，扫描线的通道数为480，总通道数为2880个。同样的液晶面板经过double gate设 计；则如图2，数据线(SOI S1200)的通道总数可减少到1200 (原本2400的一半)，而扫 描线(G1， Gl-1 G480， G480-l)的通道数则增加为960 (原本480的一倍)。总通道数由 2880降为2160，省下了 720个通道数。 现有技术将扫描线的通道数增加一倍为原本的960，在考虑数据芯片的成本高于 闸极芯片的条件之下，虽然制作一个液晶面板时使用闸极芯片的数量相对于现有技术增加 一倍，但是数据芯片的使用数量相对于现有技术却减少一半，总成本的确可以下降不少。 为此，本专利技术提供一种以double gate的驱动架构制作液晶面板，以改善上述问 题。
技术实现思路
本专利技术的主要目的在提供一种节省闸极芯片数量的驱动电路，其以double gate 的驱动架构制作液晶面板，并能节省闸极芯片数量的驱动电路，相对于现有技术，更能节省 成本。 本专利技术的另一目的在提供一种节省闸极芯片数量的驱动电路，其利用此驱动电路 使得每一个扫描线在结束高准位讯号时，接收一个低准位讯号，让每一个扫描线的讯号状 态更为明确。 本专利技术提供一种节省闸极芯片数量的驱动电路，其位于液晶面板中，液晶面板中 包括奇数列讯号线及偶数列讯号线。奇数列讯号线包括第一讯号线，第一讯号线的输出端 与第一扫描线连接，偶数列讯号线包括第二讯号线，第一讯号线及第二讯号线的输入端并4联后与闸极芯片连接，第二讯号线的输出端与第二扫描线连接。第一晶体管的两端与第一讯号线连接，第一开关控制第一晶体管为开始或关闭；第二晶体管的两端与第二讯号线连接，第二开关控制第二晶体管为开始或关闭，闸极芯片 输入一个输入讯号同时给第一晶体管及第二晶体管时，以第一开关及第二开关将输入讯号 转换为所需的高准位讯号。第三晶体管的一端与第一扫描线连接，另一端接收一个低准位 讯号，第二开关与第三开关控制第三晶体管为开始或关闭，第三开关系一间隔讯号器，该间 隔讯号器系提供间隔讯号，以便将该第一讯号及该第二讯号隔开。 当第一晶体管开始时，第三晶体管关闭，当第一晶体管关闭时，第三晶体管开启， 并对第一扫描线送出低准位讯号。第四晶体管的一端与第二扫描线连接，另一端接收一个 低准位讯号，第一开关与第三开关控制第四晶体管为开始或关闭，且第二晶体管开始时，第 四晶体管关闭，当第二晶体管关闭时，第四晶体管开启，并对第二扫描线送出低准位讯号。 通过上述结构，本专利技术以double gate的驱动架构制作液晶面板时，能节省闸极芯 片数量的驱动电路，相对于现有技术，更能节省成本，并利用此驱动电路使得每一个扫描线 在结束高准位讯号时，接收一个低准位讯号，让每一个扫描线的讯号状态更为明确。附图说明 下面结合附图和实施例对专利技术进一步说明； 图1为现有技术的single gate的画素示意图； 图2为现有技术的double gate的画素示意图； 图3为本专利技术的驱动电路结构示意图； 图4为本专利技术的闸极芯片讯号、扫描线讯号、间隔讯号的示意图。具体实施方式由于以double gate的驱动架构设计液晶面板，能节省下数据芯片的数量，但是与 闸极芯片38连接的扫描线的数量将会增加一倍，因此会使得所需的闸极芯片38数量相对 的增加。本专利技术提供一种节省闸极芯片38数量的驱动电路，此驱动电路位于闸极芯片38与 扫描线之间，其中此电路可以让double Gate的闸极芯片38数量减少一倍，保持跟single Gate数量一样。 请参照图3，本专利技术的节省闸极芯片38数量的驱动电路，包括奇数列讯号线及偶 数列讯号线，本实施例中的奇数列讯号线为一第一讯号线32，第一讯号线32的输出端与一 第一扫描线34连接。另外，偶数列讯号线包括一第二讯号线36，其中第一讯号线32及第 二讯号线36的输入端并联后与闸极芯片38连接，第二讯号线36的输出端与一第二扫描线 40连接。 第一晶体管42，第一晶体管42的闸极连接至第一开关44，第一晶体管42的源极 与第一讯号线32的输入端连接，第一晶体管42的汲极与第一讯号线32的输出端连接。第 一开关44系用来控制第一晶体管42为开始或关闭。 第二晶体管46，第二晶体管46的闸极连接至第二开关48，第二晶体管46的源极 与第二讯号线36的输出端连接，第二晶体管46的汲极与第二讯号线36的输出端连接。第 二开关48系用来控制第二晶体管46为开始或关闭，当闸极芯片38输入一个输入讯号同时53/4页给第一晶体管42及第二晶体管46时，系利用第一开关44及第二开关48将输入讯号转换 为所需的高准位讯号。 第三晶体管50，第三晶体管50的闸极连接至第三开关52与第二开关48，该第三 晶体管50的源极与低准位讯号器连接以接收一个低准位讯号，第三晶体管50的汲极与第 一扫描线的输入端连接。第三开关52与第二开关48系用来控制第三晶体管50为开始或 关闭，且第一晶体管42系开始时，第三晶体管50系关闭；当第一晶体管42系关闭时，第三 晶体管50系开启，并且能对第一扫描线34送出低准位讯号；其中，第三开关52是避免因为 讯号延迟而造成重迭影响画面显示异常所额外加入的开关。 第四晶体管54，第四晶体管54的闸极连接至第三开关52与第一开关44，第四晶 体管54的源极与低准位讯号器连接以接收一个低准位讯号，第四晶体管54的汲极与第二 扫描线的输入端连接。第三开关52与第一开关44是用来控制第四晶体管54为开始或关 闭，且第二晶体管46开始时，第四晶体管54关闭；当第二晶体管46关闭时，第四晶体管54 开启，并且能对第二扫描线40送出低准位讯号；其中，第三开关52是避免因为讯号延迟而 造成重迭影响画面显示异常所额外加入的开关。 请继续参照图4，由图中可知，第一讯号线32与第二讯号线36为一组讯号本文档来自技高网...

【技术保护点】
一种节省闸极芯片数量的驱动电路，其特征在于：包括，　　　　奇数列讯号线，包括一第一讯号线，该第一讯号线的输出端与一第一扫描线连接；　　　　偶数列讯号线，包括一第二讯号线，该第一讯号线及该第二讯号线的输入端并联后与闸极芯片连接，该第二讯号线的输出端与一第二扫描线连接；　　　　一第一晶体管，两端与该第一讯号线连接，一第一开关控制该第一晶体管为开始或关闭；　　　　一第二晶体管，两端与该第二讯号线连接，一第二开关控制该第二晶体管为开始或关闭；　　　　一第三晶体管，一端与该第一扫描线连接，另一端接收一个低准位讯号，该第二开关与一第三开关控制该第三晶体管为开始或关闭，当闸极芯片输入一个输入讯号同时给该第一晶体管及该第二晶体管，且该第一晶体管系开启时，该第三晶体管系关闭，并对该第一扫描线送出高准位讯号，当该第一晶体管关闭时，该第三晶体管是开启，并对该第一扫描线送出低准位讯号；以及　　　　一第四晶体管，一端与该第二扫描线接，另一端接收一个低准位讯号，该第一开关与该第三开关控制该第四晶体管为开始或关闭，当闸极芯片输入一个输入讯号同时给该第一晶体管及该第二晶体管，且该第二晶体管开启时，该第四晶体管关闭，并对该第二扫描线送出高准位讯号，当该第二晶体管关闭时，该第四晶体管开启，并对该第二扫描线送出低准位讯号。...

【技术特征摘要】

【专利技术属性】
技术研发人员：李俊谊，
申请(专利权)人：深超光电深圳有限公司，
类型：发明
国别省市：94[中国|深圳]