一种表项访问的测试方法、装置、设备及存储介质制造方法及图纸

本发明专利技术实施例提供了一种表项访问的测试方法、装置、设备及存储介质，所述方法包括：获取目标表项的表项访问模式，所述表项访问模式至少包括直接表项模式和间接表项模式，所述直接表项模式为通过表项地址进行访问，所述间接表项模式为通过寄存器对表项进行访问；设置地址访问模式，并根据所述地址访问模式构建所述表项访问模式的测试流程，所述地址访问模式至少包括：独热访问模式，所述独热访问模式对目标表项的各独热地址、最小地址和最大地址进行测试；根据所述表项访问模式和所述测试流程对目标表项进行测试。本发明专利技术的技术方案覆盖更多的CPU表项的访问场景，且测试速度快，提高对于直接表项和间接表项在EDA仿真中的正确性验证效果。效果。效果。

【技术实现步骤摘要】
一种表项访问的测试方法、装置、设备及存储介质


[0001]本专利技术涉及芯片EDA的测试
，尤其涉及一种表项访问的测试方法、装置、设备及存储介质。

技术介绍

[0002]随着芯片EDA仿真测试技术的发展，当前对于表项的验证方式，主要集中于对直接表项的验证，且方式比较简单，以简单的全地址空间的CPU读写验证为主。然而，表项除直接表项外，还包括间接表项，但现有技术中缺少对间接表项的验证方式。
[0003]因此，亟需提供一种技术方案解决上述技术问题。

技术实现思路

[0004]有鉴于此，本专利技术实施例提供了一种表项访问的测试方法、装置、设备及存储介质，所述方法包括：获取目标表项的表项访问模式，所述表项访问模式至少包括直接表项模式和间接表项模式，所述直接表项模式为通过表项地址进行访问，所述间接表项模式为通过寄存器对表项进行访问；设置地址访问模式，并根据所述地址访问模式构建所述表项访问模式的测试流程，所述地址访问模式至少包括：独热访问模式，所述独热访问模式对目标表项的各独热地址、最小地址和最大地址进行测试；根据所述表项访问模式和所述测试流程对目标表项进行测试。本专利技术的技术方案覆盖更多的CPU表项的访问场景，且测试速度快，提高对于直接表项和间接表项在EDA仿真中的正确性验证效果。
[0005]第一方面，本专利技术实施例提供了一种表项访问的测试方法，包括：获取目标表项的表项访问模式，所述表项访问模式至少包括直接表项模式和间接表项模式，所述直接表项模式为通过表项地址进行访问，所述间接表项模式为通过寄存器对表项进行访问；设置地址访问模式，并根据所述地址访问模式构建所述表项访问模式的测试流程所述地址访问模式至少包括：独热访问模式，所述独热访问模式对目标表项的各独热地址、最小地址和最大地址进行测试，每个所述独热地址中一个相应的比特位为1，其他比特位为0；根据所述表项访问模式和所述测试流程对目标表项进行测试。
[0006]由上，通过直接表项和间接表项的独热访问模式地址的测试，相对于传统的只通过全空间表项地址测试直接表项的方法，本专利技术覆盖了更多的CPU表项的访问场景，且测试速度快，提高对于直接表项和间接表项在EDA仿真中的正确性验证效果。
[0007]在第一方面的一种可能实施方式中，还包括：设置写入数据样本，所述写入数据样本包括下列之一：全0、全5、全a和全f；根据所述地址访问模式构建所述表项访问模式的测试流程，包括：根据所述地址访问模式和所述写入数据样本构建所述测试流程。
[0008]由上，通过使用全0、全5、全a和全f的写入数据样本，不仅覆盖了目标表项的每个比特位的0和1的场景，还覆盖了相邻比特互斥与不互斥场景。
[0009]在第一方面的一种可能实施方式中，所述写入数据样本还包括随机值。
[0010]由上，在使用全0、全5、全a和全f的写入数据样本的基础上，再通过使用随机值的
写入数据样本更加真实模拟测试了实际场景。
[0011]在第一方面的一种可能实施方式中，还包括：设置地址顺序模式，所述地址顺序模式至少包括下列模式之一：正序模式、逆序模式和乱序模式；根据所述地址访问模式构建所述表项访问模式的测试流程，包括：根据所述地址访问模式和所述地址顺序模式构建所述测试流程，所述测试流程至少覆盖正序模式、逆序模式和乱序模式。
[0012]由上，通过正序模式和逆序模式可以检测相邻地址的影响，在使用正序模式和逆序模式的基础上，再通过乱序模式更加真实模拟测试了实际场景。
[0013]在第一方面的一种可能实施方式中，当所述访问模式为所述间接表项模式时，根据所述地址访问模式构建所述表项访问模式的测试流程，包括：根据所述地址访问模式、写入数据样本和写掩码的样本构建所述测试流程，所述写掩码样本至少包括下列之一：全5、全a和全f。在一些实施例中，根据所述地址访问模式、表项当前值、写入数据样本和写掩码的样本构建所述测试流程。
[0014]由上，通过使用全5、全a和全f的写掩码样本，从而覆盖各种写掩码场景的测试。
[0015]在第一方面的一种可能实施方式中，所述写掩码样本还包括随机值。
[0016]由上，在使用全5、全a和全f的写掩码样本的基础上，再通过随机值的写掩码样本更加真实模拟测试了实际场景。
[0017]在第一方面的一种可能实施方式中，所述地址访问模式还包括全空间地址模式，所述测试流程还包括：第一次，抽取目标表项的若干全空间地址进行随机写入或回读，其中，写入的值为随机值；第二次，在第一次抽取的地址中抽取第一设定比例的地址和第一次未抽取的地址中抽取(1
‑
第一设定比例)的地址，随机写入或回读，其中，写入的值为随机值；重复第一次和第二次的操作第二设定数目的次数；对目标表项的所有全空间地址进行回读对比。
[0018]由上，通过随机抽取若干全空间地址进行随机写入或回读且写入随机值，从而进一步提高对实际场景的测试覆盖率。
[0019]在第一方面的一种可能实施方式中，所述地址访问模式还包括自定义地址集模式，用于对若干自定义的地址的进行测试。
[0020]由上，通过自定义地址集模式对自定义的地址进行测试，提高了因为排障或高优先级地址等特殊目的测试的效率。
[0021]第二方面，本专利技术实施例提供了一种表项访问的测试装置，包括：模式获取模块，用于获取目标表项的表项访问模式，所述表项访问模式至少包括直接表项模式和间接表项模式，所述直接表项模式为通过表项地址进行访问，所述间接表项模式为通过寄存器对表项进行访问；流程构建模块，用于设置地址访问模式，并根据所述地址访问模式构建所述表项访问模式的测试流程所述地址访问模式至少包括：独热访问模式，所述独热访问模式对目标表项的各独热地址、最小地址和最大地址进行测试，每个所述独热地址中一个相应的比特位为1，其他比特位为0；表项测试模块，用于根据所述表项访问模式和所述测试流程对目标表项进行测试。
[0022]由上，通过直接表项和间接表项的独热访问模式地址的测试，相对于传统的只通过全空间表项地址测试直接表项的方法，本专利技术覆盖了更多的CPU表项的访问场景，且测试速度快，提高对于直接表项和间接表项在EDA仿真中的正确性验证效果。
[0023]在第二方面的一种可能实施方式中，流程构建模块还用于设置写入数据样本，所述写入数据样本包括下列之一：全0、全5、全a和全f；还用于根据所述地址访问模式构建所述表项访问模式的测试流程，包括：根据所述地址访问模式和所述写入数据样本构建所述测试流程。
[0024]由上，通过使用全0、全5、全a和全f的写入数据样本，不仅覆盖了目标表项的每个比特位的0和1的场景，还覆盖了相邻比特互斥与不互斥场景。
[0025]在第二方面的一种可能实施方式中，所述写入数据样本还包括随机值。
[0026]由上，在使用全0、全5、全a和全f的写入数据样本的基础上，再通过使用随机值的写入数据样本更加真实模拟测试了实际场景。
[0027]在第二方面的一种可能实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种表项访问的测试方法，其特征在于，包括：获取目标表项的表项访问模式，所述表项访问模式至少包括直接表项模式和间接表项模式，所述直接表项模式为通过表项地址进行访问，所述间接表项模式为通过寄存器对表项进行访问；设置地址访问模式，并根据所述地址访问模式构建所述表项访问模式的测试流程所述地址访问模式至少包括：独热访问模式，所述独热访问模式对目标表项的各独热地址、最小地址和最大地址进行测试，每个所述独热地址中一个相应的比特位为1，其他比特位为0；根据所述表项访问模式和所述测试流程对目标表项进行测试。2.根据权利要求1所述方法，其特征在于，还包括：设置写入数据样本，所述写入数据样本包括下列之一：全0、全5、全a和全f；根据所述地址访问模式构建所述表项访问模式的测试流程，包括：根据所述地址访问模式和所述写入数据样本构建所述测试流程。3.根据权利要求2所述方法，其特征在于，所述写入数据样本还包括随机值。4.根据权利要求1所述方法，其特征在于，还包括：设置地址顺序模式，所述地址顺序模式至少包括下列模式之一：正序模式、逆序模式和乱序模式；根据所述地址访问模式构建所述表项访问模式的测试流程，包括：根据所述地址访问模式和所述地址顺序模式构建所述测试流程，所述测试流程至少覆盖正序模式、逆序模式和乱序模式。5.根据权利要求2所述方法，其特征在于，当所述访问模式为所述间接表项模式时，根据所述地址访问模式构建所述表项访问模式的测试流程，包括：根据所述地址访问模式、写入数据样本和写掩码样本构建所述测试流程，所述写掩码样本至少包括下列之一：全5、全a和全f。6.根据权利要求5所述方法，其特征在于，所述写掩码样本还包括随机...

【专利技术属性】
技术研发人员：史瑞瑞，
申请(专利权)人：北京物芯科技有限责任公司，
类型：发明
国别省市：