迟滞电压比较器制造技术

本发明专利技术提供一种迟滞电压比较器，包括：NMOS差分输入模块及PMOS差分输入模块分别接收输入信号；运算放大模块，对NMOS或PMOS差分输入模块的差分输出信号进行比较并输出比较结果；电流分配模块，基于输入信号调整PMOS差分输入模块及运算放大模块的电流，以均衡NMOS及PMOS差分输入模块的延迟时间；迟滞模块，基于运算放大模块的输出信号调整运算放大模块的电流以实现迟滞。本发明专利技术的迟滞电压比较器基于输入电压的大小分配PMOS差分输入模块及所述运算放大模块的电流，进而达到调整响应时间的目的，使得迟滞电压比较器的延迟时间得以均衡。衡。衡。

【技术实现步骤摘要】
迟滞电压比较器


[0001]本专利技术涉及集成电路设计领域，特别是涉及一种迟滞电压比较器。

技术介绍

[0002]电压比较器是通过比较两个输入电压的大小，输出一个类似于数字信号的高电平或者低电平。迟滞电压比较器是在通用电压比较器的电路里增加一个由输出电平控制的电流支路来实现迟滞功能。输出延迟时间是比较器最重要的技术指标。对于全范围输入的电压比较器，不同的输入电压下，输入NMOS/PMOS的工作状态是不一样，这样就使得比较器的延迟时间很难均衡一致。
[0003]因此，如何通过均衡不同输入电压下的延迟时间来改善比较器延迟时间的技术指标，已成为本领域技术人员亟待解决的问题之一。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种迟滞电压比较器，用于解决现有技术中迟滞电压比较器的延迟时间不均衡的问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种迟滞电压比较器，所述迟滞电压比较器至少包括：
[0006]NMOS差分输入模块、PMOS差分输入模块、运算放大模块、电流分配模块及迟滞模块；
[0007]所述NMOS差分输入模块及所述PMOS差分输入模块分别接收输入信号；
[0008]所述运算放大模块连接于所述NMOS差分输入模块及所述PMOS差分输入模块的输出端，对所述NMOS差分输入模块或所述PMOS差分输入模块的差分输出信号进行比较并输出比较结果；
[0009]所述电流分配模块连接所述NMOS差分输入模块的电流沉，基于所述输入信号调整所述PMOS差分输入模块及所述运算放大模块的电流，以均衡所述NMOS差分输入模块及所述PMOS差分输入模块的延迟时间；
[0010]所述迟滞模块连接于所述NMOS差分输入模块及所述PMOS差分输入模块的输出端，基于所述运算放大模块的输出信号调整所述运算放大模块的电流以实现迟滞。
[0011]可选地，所述NMOS差分输入模块包括NMOS输入对管及第一NMOS管；所述第一NMOS管的源极接地，漏极连接所述NMOS输入对管的源极，栅极连接第一偏置电压；所述NMOS输入对管的栅极连接所述输入信号，漏极连接所述运算放大模块；其中，所述第一NMOS管作为电流沉，流经所述第一NMOS管的电流为2I，2I为大于零的固定值。
[0012]更可选地，所述电流分配模块包括第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管及恒流源；所述第二NMOS管的源极连接所述第一NMOS管的漏极，栅极连接第二偏置电压，漏极连接所述第一PMOS管的漏极及栅极；所述第一PMOS管的源极连接电源电压；所述第二PMOS管的源极连接所述电源电压，栅极连接所述第一PMOS管的栅极，漏极连接所述恒
流源；所述第三PMOS管的源极连接所述电源电压，栅极及漏极连接所述恒流源；其中，所述恒流源的电流为4I。
[0013]更可选地，所述PMOS差分输入模块包括PMOS输入对管及第四PMOS管；所述第四PMOS管的源极连接所述电源电压，漏极连接所述PMOS输入对管的源极，栅极连接所述第一PMOS管的栅极；所述PMOS输入对管的栅极连接所述输入信号，漏极连接所述运算放大模块。
[0014]更可选地，所述运算放大模块包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第三NMOS管、第四NMOS管、第五NMOS管及第六NMOS管；所述第五PMOS管的源极连接所述电源电压，漏极依次经过所述第七PMOS管的源极、所述第七PMOS管的漏极、所述第三NMOS管的漏极、所述第三NMOS管的源极、所述第五NMOS管的漏极及所述第五NMOS管的源极连接地；所述第六PMOS管的源极连接所述电源电压，漏极依次经过所述第八PMOS管的源极、所述第八PMOS管的漏极、所述第四NMOS管的漏极、所述第四NMOS管的源极、所述第六NMOS管的漏极及所述第六NMOS管的源极连接地；所述第五PMOS管及所述第六PMOS管的栅极连接所述第三PMOS管的栅极，所述第七PMOS管的栅极与所述第八PMOS管的栅极连接第三偏置电压，所述第三NMOS管的栅极与所述第四NMOS管的栅极连接第四偏置电压，所述第五NMOS管的栅极及所述第六NMOS管的栅极连接所述第七PMOS管的漏极；所述第五PMOS管及所述第六PMOS管的漏极分别连接所述NMOS差分输入模块的差分输出信号，所述第五NMOS管及所述第六NMOS管的漏极分别连接所述PMOS差分输入模块的差分输出信号。
[0015]更可选地，流过所述第一、第二、第三、第四、第五及第六PMOS管的电流比例为1:1:2:1:1:1。
[0016]更可选地，所述运算放大模块还包括反相器，所述反相器的输入端连接所述第八PMOS管与所述第四NMOS管的漏极，输出比较结果。
[0017]更可选地，所述迟滞模块包括第一迟滞电流产生模块及第二迟滞电流产生模块；所述第一迟滞电流产生模块基于所述比较结果的差分信号产生相应的第一迟滞电流，并将所述第一迟滞电流传输至所述NMOS差分输入模块的输出端；所述第二迟滞电流产生模块基于所述比较结果的差分信号产生相应的第二迟滞电流，并将所述第二迟滞电流传输至所述PMOS差分输入模块的输出端。
[0018]更可选地，所述第一迟滞电流产生模块包括NMOS差分对管及第七NMOS管；所述第七NMOS管的源极接地，漏极连接所述NMOS差分对管的源极，栅极连接第五偏置电压；所述NMOS差分对管的栅极连接所述比较结果的差分信号，漏极连接所述NMOS差分输入模块的输出端。
[0019]更可选地，所述第二迟滞电流产生模块包括PMOS差分对管及第九PMOS管；所述第九NMOS管的源极连接所述电源电压，漏极连接所述PMOS差分对管的源极，栅极连接第六偏置电压；所述PMOS差分对管的栅极连接所述比较结果的差分信号，漏极连接所述PMOS差分输入模块的输出端。
[0020]如上所述，本专利技术的迟滞电压比较器，具有以下有益效果：
[0021]本专利技术的迟滞电压比较器基于输入电压的大小分配PMOS差分输入模块及所述运算放大模块的电流，进而达到调整响应时间的目的，使得迟滞电压比较器的延迟时间得以均衡。
附图说明
[0022]图1显示为本专利技术的迟滞电压比较器的结构示意图。
[0023]图2显示为与本专利技术对比的迟滞电压比较器的结构示意图。
[0024]图3显示为本专利技术的迟滞电压比较器的延迟时间性能示意图。
[0025]图4显示为与本专利技术对比的迟滞电压比较器的延迟时间性能示意图。
[0026]元件标号说明
[0027]1ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
迟滞电压比较器
[0028]11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
NMOS差分输入模块
[0029]12
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
PMOS差分输入模块
[0030]13...

【技术保护点】

【技术特征摘要】
1.一种迟滞电压比较器，其特征在于，所述迟滞电压比较器至少包括：NMOS差分输入模块、PMOS差分输入模块、运算放大模块、电流分配模块及迟滞模块；所述NMOS差分输入模块及所述PMOS差分输入模块接收输入信号；所述运算放大模块连接于所述NMOS差分输入模块及所述PMOS差分输入模块的输出端，对所述NMOS差分输入模块或所述PMOS差分输入模块的差分输出信号进行比较并输出比较结果；所述电流分配模块连接所述NMOS差分输入模块的电流沉，基于所述输入信号调整所述PMOS差分输入模块及所述运算放大模块的电流，以均衡所述NMOS差分输入模块及所述PMOS差分输入模块的延迟时间；所述迟滞模块连接于所述NMOS差分输入模块及所述PMOS差分输入模块的输出端，基于所述运算放大模块的输出信号调整所述运算放大模块的电流以实现迟滞。2.根据权利要求1所述的迟滞电压比较器，其特征在于：所述NMOS差分输入模块包括NMOS输入对管及第一NMOS管；所述第一NMOS管的源极接地，漏极连接所述NMOS输入对管的源极，栅极连接第一偏置电压；所述NMOS输入对管的栅极连接所述输入信号，漏极连接所述运算放大模块；其中，所述第一NMOS管作为电流沉，流经所述第一NMOS管的电流为2I，2I为大于零的固定值。3.根据权利要求2所述的迟滞电压比较器，其特征在于：所述电流分配模块包括第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管及恒流源；所述第二NMOS管的源极连接所述第一NMOS管的漏极，栅极连接第二偏置电压，漏极连接所述第一PMOS管的漏极及栅极；所述第一PMOS管的源极连接电源电压；所述第二PMOS管的源极连接所述电源电压，栅极连接所述第一PMOS管的栅极，漏极连接所述恒流源；所述第三PMOS管的源极连接所述电源电压，栅极及漏极连接所述恒流源；其中，所述恒流源的电流为4I。4.根据权利要求3所述的迟滞电压比较器，其特征在于：所述PMOS差分输入模块包括PMOS输入对管及第四PMOS管；所述第四PMOS管的源极连接所述电源电压，漏极连接所述PMOS输入对管的源极，栅极连接所述第一PMOS管的栅极；所述PMOS输入对管的栅极连接所述输入信号，漏极连接所述运算放大模块。5.根据权利要求4所述的迟滞电压比较器，其特征在于：所述运算放大模块包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第三NMOS管、第四NMOS管、第五NMOS管及第六NMOS管；所述第五PMOS管的源极连接所述电源电压，漏极依次经过所述第七PMOS管的源极、所述第七P...

【专利技术属性】
技术研发人员：李扬，冯晓光，
申请(专利权)人：华大半导体有限公司，
类型：发明
国别省市：