一种绝缘体上硅器件结构及其形成方法技术

本发明专利技术提供一种绝缘体上硅器件结构及其形成方法，硅基底，位于硅基底上的埋层氧化硅，位于埋层氧化硅上的SOI层；SOI层包括栅氧下的SOI层和源漏区域的SOI层，源漏区域的SOI层位于栅氧下的SOI层的两侧；所述栅氧下的SOI层的厚度小于所述源漏区域的SOI层的厚度；位于栅氧下的SOI层上的栅氧层；位于栅氧层上的栅极结构，位于栅极结构侧壁的侧墙；位于源漏区域的SOI层上的外延层；位于栅极结构两侧的外延层上的保护膜层。本发明专利技术在栅氧下的SOI厚度薄于源漏外延生长前源漏处的SOI厚度，解决栅氧下的绝缘体上硅厚度无法做薄的问题，既能保证源漏外延的生长，同时又能保证栅氧下的绝缘体上硅足够薄，从而提升器件性能。从而提升器件性能。从而提升器件性能。

【技术实现步骤摘要】
一种绝缘体上硅器件结构及其形成方法


[0001]本专利技术涉及半导体
，特别是涉及一种绝缘体上硅器件结构及其形成方法。

技术介绍

[0002]对于FDSOI(全耗尽绝缘体上硅)结构，通常要求栅氧下的绝缘体上硅厚度足够薄以提高器件性能，目前技术在源漏外延生长前，其源漏区域的绝缘体上硅厚度和栅氧下的绝缘体上硅厚度相同(或更薄)，而为了保证源漏区外延层能够正常生长，其生长前的绝缘体上硅厚度无法做得过薄，也就意味着栅氧下的绝缘体上硅无法做的足够薄，从而限制了器件性能。

技术实现思路

[0003]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种绝缘体上硅器件结构及其形成方法，用于解决现有技术中FDSOI结构的栅氧下的绝缘体上硅无法做的足够薄，从而限制了器件性能的问题。
[0004]为实现上述目的及其他相关目的，本专利技术提供一种绝缘体上硅器件结构，至少包括：
[0005]硅基底，位于所述硅基底上的埋层氧化硅，位于所述埋层氧化硅上的SOI层；所述SOI层包括栅氧下的SOI层和源漏区域的SOI层，所述源漏区域的SOI层位于所述栅氧下的SOI层的两侧；所述栅氧下的SOI层的厚度小于所述源漏区域的SOI层的厚度；
[0006]位于所述栅氧下的SOI层上的栅氧层；位于所述栅氧层上的栅极结构，位于所述栅极结构侧壁的侧墙；位于所述源漏区域的SOI层上的外延层；位于所述栅极结构两侧的所述外延层上的保护膜层。
[0007]优选地，所述外延层的材料为硅、锗或锗硅中的一种。
[0008]优选地，所述栅极结构的材料为高K材料、阈值电压调整材料或导电金属材料中的一种。
[0009]优选地，所述保护膜层为氮化硅层和氧化硅层的双层结构。
[0010]本专利技术还提供一种绝缘体上硅器件结构的形成方法，至少包括：
[0011]步骤一、提供硅基底，在所述硅基底上形成埋层氧化硅；在所述埋层氧化硅上形成SOI层；所述SOI层包括栅氧下的SOI层和源漏区域的SOI层，在所述源漏区域的SOI层上形成伪栅极结构；在所述伪栅极结构的侧壁形成侧墙；在所述伪栅极结构两侧的所述源漏区域的SOI层上形成外延层；在所述伪栅极结构两侧的所述外延层上形成保护膜层；
[0012]步骤二、去除所述伪栅极结构，形成凹槽，所述凹槽底部为所述栅氧下的SOI层的上表面；
[0013]步骤三、在所述凹槽底部的所述栅氧下的SOI层上形成栅氧层；
[0014]步骤四、用栅极材料填充所述凹槽，形成栅极结构。
[0015]本专利技术还提供另一种绝缘体上硅器件结构的形成方法，至少包括：
[0016]步骤一、提供硅基底，在所述硅基底上形成埋层氧化硅；在所述埋层氧化硅上形成SOI层；所述SOI层包括栅氧下的SOI层和源漏区域的SOI层，在所述源漏区域的SOI层上形成伪栅极结构；在所述伪栅极结构的侧壁形成侧墙；在所述伪栅极结构两侧的所述源漏区域的SOI层上形成外延层；在所述伪栅极结构两侧的所述外延层上形成保护膜层；
[0017]步骤二、去除所述伪栅极结构，形成凹槽，所述凹槽底部为所述栅氧下的SOI层的上表面；
[0018]步骤三、将所述凹槽底部的所述栅氧下的SOI层进行减薄，之后在减薄的栅氧下的SOI层上形成栅氧层；
[0019]步骤四、用栅极材料填充所述凹槽，形成栅极结构。
[0020]如上所述，本专利技术的绝缘体上硅器件结构及其形成方法，具有以下有益效果：本专利技术在栅氧下的SOI厚度薄于源漏外延生长前源漏处的SOI厚度，解决栅氧下的绝缘体上硅厚度无法做薄的问题，既能保证源漏外延的生长，同时又能保证栅氧下的绝缘体上硅足够薄，从而提升器件性能。
附图说明
[0021]图1至图3显示为本专利技术形成绝缘体上硅器件结构各阶段结构示意图；
[0022]图4显示为本专利技术中的绝缘体上硅器件结构示意图。
具体实施方式
[0023]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0024]请参阅图1至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0025]本专利技术提供一种绝缘体上硅器件结构，如图4所示，至少包括：
[0026]硅基底1，位于所述硅基底1上的埋层氧化硅2，位于所述埋层氧化硅2上的SOI层3；所述SOI层3包括栅氧下的SOI层3
‑
1和源漏区域的SOI层3
‑
2，所述源漏区域的SOI层3
‑
2位于所述栅氧下的SOI层3
‑
1的两侧；所述栅氧下的SOI层的厚度小于所述源漏区域的SOI层的厚度；
[0027]位于所述栅氧下的SOI层3
‑
1上的栅氧层5；位于所述栅氧层5上的栅极结构6，位于所述栅极结构6侧壁的侧墙7；位于所述源漏区域的SOI层3
‑
2上的外延层4；位于所述栅极结构6两侧的所述外延层4上的保护膜层9。
[0028]本专利技术进一步地，本实施例的所述外延层的材料为硅、锗或锗硅中的一种。本专利技术进一步地，本实施例的所述栅极结构的材料为高K材料、阈值电压调整材料或导电金属材料中的一种。本专利技术进一步地，本实施例的所述保护膜层为氮化硅层和氧化硅层的双层结构。
[0029]本专利技术还提供一种绝缘体上硅器件结构的形成方法，至少包括：
[0030]步骤一、提供硅基底，在所述硅基底上形成埋层氧化硅；在所述埋层氧化硅上形成SOI层；所述SOI层包括栅氧下的SOI层和源漏区域的SOI层，在所述源漏区域的SOI层上形成伪栅极结构；在所述伪栅极结构的侧壁形成侧墙；在所述伪栅极结构两侧的所述源漏区域的SOI层上形成外延层；在所述伪栅极结构两侧的所述外延层上形成保护膜层；
[0031]如图1所示，该步骤一提供硅基底1，在所述硅基底1上形成埋层氧化硅2；在所述埋层氧化硅2上形成SOI层3；所述SOI层包括栅氧下的SOI层3
‑
1和源漏区域的SOI层3
‑
2，在所述源漏区域的SOI层上形成伪栅极结构8；在所述伪栅极结构8的侧壁形成侧墙7；在所述伪栅极结构两侧的所述源漏区域的SOI层上形成外延层4；在所述伪栅极结构两侧的所述外延层上形成保护膜层9。
[0032]步骤二、去除所述伪栅极结构，形成凹槽，所述凹槽底部为所述栅氧下的SOI层的上表面；
[0033]本专利技术进一步地，本实施例的步骤二中通过干法刻蚀和湿法清洗工艺去除所述伪栅极。如图2所示，该步骤二去除所述伪栅极结构，形成凹槽，所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种绝缘体上硅器件结构，其特征在于，至少包括：硅基底，位于所述硅基底上的埋层氧化硅，位于所述埋层氧化硅上的SOI层；所述SOI层包括栅氧下的SOI层和源漏区域的SOI层，所述源漏区域的SOI层位于所述栅氧下的SOI层的两侧；所述栅氧下的SOI层的厚度小于所述源漏区域的SOI层的厚度；位于所述栅氧下的SOI层上的栅氧层；位于所述栅氧层上的栅极结构，位于所述栅极结构侧壁的侧墙；位于所述源漏区域的SOI层上的外延层；位于所述栅极结构两侧的所述外延层上的保护膜层。2.根据权利要求1所述的绝缘体上硅器件结构，其特征在于：所述外延层的材料为硅、锗或锗硅中的一种。3.根据权利要求1所述的绝缘体上硅器件结构，其特征在于：所述栅极结构的材料为高K材料、阈值电压调整材料或导电金属材料中的一种。4.根据权利要求1所述的绝缘体上硅器件结构，其特征在于：所述保护膜层为氮化硅层和氧化硅层的双层结构。5.根据权利要求1至4中任意一项所述的绝缘体上硅器件结构的形成方法，其特征在于，至少包括：步骤一、提供硅基底，在所述硅基底上形成埋层氧化硅；在所述埋层氧化硅上形成SOI层；所述SOI层包括栅氧下的SOI层和源漏区域的SOI层，在所述源漏区域的SOI层上形成伪栅极结构；在所述伪栅极结构的侧壁形成侧墙；在所述伪栅极结构两侧的所述源漏区域的SOI层上形成外延层；在所述伪栅极结构两侧的所述外延层上形成保护膜层；步骤二、去除所述伪栅极结构，形成凹槽，所述凹槽底部为所述栅氧下的SO...

【专利技术属性】
技术研发人员：李妍，汪韬，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：