基于计数器、锁相环及模拟开关电路的倍频方法、倍频器技术

本发明专利技术属于数据传输领域，具体涉及一种基于计数器、锁相环及模拟开关电路的倍频方法、倍频器。本倍频方法包括：时钟预分频，使用计数器对时钟信号进行硬件预分频；鉴相倍频，对时钟信号完成倍频并进入锁定状态。先使用计数器对待校准的时钟信号进行硬件预分频，用于处理数字基本锁相环电路中输出信号的频率，得到参考频率和参考相位；再通过基本锁相环形成倍频电路，用于接收时钟预分频后的时钟信号，然后将该时钟信号的频率成倍增加后并进入锁定状态，最后输出至时间数字转换器，显示校准后的时钟信号的时间信息，不仅可以得到较广的振荡频率范围，还可以保持较高的稳定性，可以广泛运用在时钟校准等工程上。运用在时钟校准等工程上。运用在时钟校准等工程上。

【技术实现步骤摘要】
基于计数器、锁相环及模拟开关电路的倍频方法、倍频器


[0001]本专利技术属于数据传输领域，具体涉及一种基于计数器、锁相环及模拟开关电路的倍频方法、倍频器。

技术介绍

[0002]锁相环(PLL)是闭环负反馈控制系统，它能够将两个周期性信号的相位保持在确定的相位关系中。因此，锁相环用途非常广泛，包括用于测量和跟踪信号频率、提取原始信号的给定频率分量并在同时消除噪声和杂散分量，或者基于输入信号合成新信号。此外，锁相环可向外部系统提供反馈，以在传递函数的某些点(例如共振时)提供驱动，或者通过跟踪拍频来实现两个外部振荡器的同步，后者在光学锁相环中较为常见。由于用途多样，锁相环广泛应用于物理和工程领域，例如扫描探针显微镜、MEMS、NEMS与谐振器、电子工程、光学与光子学。
[0003]现在随着通信行中对低成本、低功耗、大带宽、高数据传输速率的需求，集成电路不断朝着高集成度、低功耗的方向发展。为了实现低功耗、高工作频率、低电压的锁环设计，当下多使用外部晶振、压控振荡器、低通滤波器进行串联连接或者使用DH
‑
PLL结构。随着设计人员的不断努力，锁相坏的性能不断提高，现在已经有工作频率达50GHz的锁相环，同时也在通信和航空航天等领域中发挥着越来越重要的作要。
[0004]随着锁相环广泛应用于物理和工程领域，其对于频率的要求和宽度逐渐增加，传统的锁相环组成的倍频器输入频率是由晶振产生的固定、稳定的频率，若不对传统的倍频器进行修改难以适应如今多样化的用途的频率要求。传统的无源，环路滤波器也难以达到当下的电路要求。

技术实现思路

[0005]本专利技术提供了一种基于计数器、锁相环及模拟开关电路的倍频方法、倍频器。
[0006]为了解决上述技术问题，第一方面，本专利技术提供了一种时钟信号的倍频方法，包括：时钟预分频，使用计数器对时钟信号进行硬件预分频；鉴相倍频，对时钟信号完成倍频并进入锁定状态。
[0007]进一步，所述时钟预分频包括：以计数器和模拟开关级联的方式构造任意分频数的分频器；对分频器中的计数器并行预置数据、清零、置数、计数和保持；设置为信号清零端，为信号置数端，CP为时钟信号端，以输出端Q
n
(n＝0,1,2,3
…
)通过模拟开关的与非门返回的方式来实现硬件预分频。
[0008]进一步，当对时钟信号进行2分频时，将输出端Q1返回端，每当完成一次计数时候触发计数器的重装载，如此往复，以实现2分频；当对时钟信号进行其它分频时，将输出端Q
n
进行模拟开关的不同与非门级联。
[0009]进一步，所述鉴相倍频包括：完成倍频，即通过鉴相器反复调整输入信号和反馈信
号，使二者的相位差为零；通过低通滤波器进行滤波；将差频分量作为压控振荡器的输入控制电压；通过差频分量判断基本锁相环的相位状态；通过压控振荡器捕获、跟踪输入信号，以使基本锁相环的相位从失锁状态进入锁定状态。
[0010]进一步，所述完成倍频包括：由模拟乘法器组成乘法鉴相器，其鉴相范围是[+90
°
，
‑
90
°
]；设定输入信号V1(t)为
[0011]V1(t)＝U
m
sin[ω
i
+θ
i
(t)]ꢀꢀꢀꢀ
式(1)；
[0012]式(1)中，ω
i
为输入信号的瞬时振荡角频率，θ
i
(t)为输入信号的瞬时位相，U
m
为输入信号的幅值；
[0013]设定反馈信号V2(t)分别为
[0014]V2(t)＝U
om
sin[ω
o
+θ
o
(t)]ꢀꢀꢀꢀ
式(2)；
[0015]式(2)中，ω
o
为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，θ
o
(t)为输出信号的瞬时位相，U
om
为压控振荡器产生的信号的幅值；
[0016]经过模拟乘法器后，V1(t)与V2(t)的相位差V
out
(t)为：
[0017][0018]式(3)中，K为模拟乘法器的乘法系数；
[0019]调整V1(t)与V2(t)的相位差V
out
(t)为零时，即完成倍频。
[0020]进一步，所述通过低通滤波器进行滤波包括：使用两个截止频率不同的低通滤波器对时钟信号进行运放叠加；通过模拟开关改变运算放大器的正端电阻值，以将任意波转换为对应频率的矩形波；其中所述运放的传递函数为：
[0021][0022]式(4)中，τ2＝R2C,τ1＝(R1+AR1+R2)C，R1、R2为运算放大器的正端电阻，C为电容，s为时间t在复空间e
t(jω)
的投影，即s＝jω，A为运算放大器无反馈时的电压增益。
[0023]进一步，所述通过差频分量判断基本锁相环的相位状态包括：所述压控振荡器的输入控制电压V
c
(t)为：
[0024][0025]瞬时相位差为ω
i
t+θ
i
(t)
‑
ω
o
t
‑
θ
o
(t)
ꢀꢀꢀꢀ
式(6)；
[0026]对式(6)的两边求微分，得到频差的关系式为：
[0027][0028]当式(7)等于零时，此时输出信号的频率与输入信号相等且二者的相位差保持恒定不变，判断基本锁相环进入相位锁定状态；当式(7)不等于零时，此时输出信号的频率与输入信号不相等，判断基本锁相环的相位处于失锁状态。
[0029]进一步，所述通过压控振荡器捕获、跟踪输入信号包括：所述压控振荡器的振荡频率ω
u
(t)以ω
o
为中心，随输入信号电压u
c
(t)线性变化，其关系如下：
[0030]ω
u
(t)＝ω
o
+Ku
c
(t)
ꢀꢀꢀꢀ
式(8)；
[0031]当基本锁相环的相位处于失锁状态时，u
c
(t)随时间变化，压控振荡器的振荡频率ω
u
(t)也随时间变化，此时所述鉴相器使基本锁相环进入频率牵引过程，以反复调整输入信号和反馈信号，使二者的相位差为零；所述压控振荡器自动跟踪、捕捉输入信号的频率，使基本锁相环的相位从失锁状态进入锁定状态。
[0032]第二方面，本专利技术提供了一种运行所述的倍频方法的倍频器，包括：分频器和倍频电路。
[0033]进一步，所述分频器为以计数器和模拟开关级联的方式构造任意分频数的分频器；所述倍频电路包括：鉴相器、低通滤波器和压控振荡器。
[0034]本专利技术的有益效果是，本专利技术的倍频方法、倍频器先使用计数器对待校准的时本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟信号的倍频方法，其特征在于，包括：时钟预分频，使用计数器对时钟信号进行硬件预分频；鉴相倍频，对时钟信号完成倍频并进入锁定状态。2.根据权利要求1所述的倍频方法，其特征在于，所述时钟预分频包括：以计数器和模拟开关级联的方式构造任意分频数的分频器；对分频器中的计数器并行预置数据、清零、置数、计数和保持；设置为信号清零端，为信号置数端，CP为时钟信号端，以输出端Q
n
(n＝0,1,2,3
…
)通过模拟开关的与非门返回的方式来实现硬件预分频。3.根据权利要求2所述的倍频方法，其特征在于，当对时钟信号进行2分频时，将输出端Q1返回端，每当完成一次计数时候触发计数器的重装载，如此往复，以实现2分频；当对时钟信号进行其它分频时，将输出端Q
n
进行模拟开关的不同与非门级联。4.根据权利要求1所述的倍频方法，其特征在于，所述鉴相倍频包括：完成倍频，即通过鉴相器反复调整输入信号和反馈信号，使二者的相位差为零；通过低通滤波器进行滤波；将差频分量作为压控振荡器的输入控制电压；通过差频分量判断基本锁相环的相位状态；通过压控振荡器捕获、跟踪输入信号，以使基本锁相环的相位从失锁状态进入锁定状态。5.根据权利要求4所述的倍频方法，其特征在于，所述完成倍频包括：由模拟乘法器组成乘法鉴相器，其鉴相范围是[+90
°
，
‑
90
°
]；设定输入信号V1(t)为V1(t)＝U
m
sin[ω
i
+θ
i
(t)]
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
式(1)；式(1)中，ω
i
为输入信号的瞬时振荡角频率，θ
i
(t)为输入信号的瞬时位相，U
m
为输入信号的幅值；设定反馈信号V2(t)分别为V2(t)＝U
om
sin[ω
o
+θ
o
(t)]
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
式(2)；式(2)中，ω
o
为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，θ
o
(t)为输出信号的瞬时位相，U
om
为压控振荡器产生的信号的幅值；经过模拟乘法器后，V1(t)与V2(t)的相位差V
out
(t)为：式(3)中，K为模拟乘法器的乘法系数；调整V1(t)与V2(t)的...

【专利技术属性】
技术研发人员：高瞻远，叶镇凯，王安东，
申请(专利权)人：河海大学，
类型：发明
国别省市：