碳化硅晶片及其制造方法技术

碳化硅晶片，其包括：基础晶片(20)，其由碳化硅制成并掺杂有n型杂质；和外延层(30)，其布置在基础晶片(20)的主表面(20a)上，由碳化硅制成并掺杂有n型杂质。基础晶片(20)具有厚度t1和平均杂质浓度n1，外延层(30)具有厚度t2和平均杂质浓度n2。基础晶片(20)和外延层(30)被构造为满足数学公式1：[式1]

【技术实现步骤摘要】
碳化硅晶片及其制造方法


[0001]本公开涉及由碳化硅(SiC)制成的SiC晶片及其制造方法。

技术介绍

[0002]据报道，当通过在由SiC制成的基础晶片(base wafer)的一个表面上生长由SiC制成的外延层来生产SiC晶片时，SiC晶片翘曲。如果SiC晶片翘曲，则当SiC晶片被转移时可能发生转移误差，或者当将SiC晶片用于制造器件时可能发生制造缺陷诸如散焦。
[0003]例如，JP 2019
‑
151543 A提出在与其上形成外延层的一个表面相对的基础晶片的另一表面上形成损伤层，以便通过Twyman效应抑制SiC晶片的翘曲。通过增加基础晶片的另一表面的表面粗糙度，即，通过在基础晶片的另一表面上形成不平坦来形成损伤层。

技术实现思路

[0004]然而，如果基础晶片的另一表面的表面粗糙度增加，则异物往往粘附到基础晶片的该另一表面。此外，在形成SiC晶片之后的后续处理步骤中，异物可能会散开，并且存在产率降低的可能性。
[0005]本公开的目的是提供一种SiC晶片及其制造方法，其可以控制翘曲量同时抑制异物的粘附。
[0006]根据本公开的一个方面，碳化硅晶片包括：基础晶片，其由SiC制成，掺杂有n型杂质，并具有第一主表面和与第一主表面相反的第二主表面；和外延层，其由SiC制成，掺杂有n型杂质，并设置在基础晶片的第一主表面上。基础晶片的厚度称为t1，外延层的厚度称为t2。基础晶片的平均杂质浓度称为n1，外延层的平均杂质浓度称为n2。外延层的厚度t2与基础晶片的厚度t1的比称为厚度比t2/t1，并且外延层的平均杂质浓度n2与基础晶片的平均杂质浓度n1的比称为平均杂质浓度比n2/n1。基础晶片和外延层被构造为使得厚度比t2/t1和平均杂质浓度比n2/n1满足数学公式1：
[0007][式1][0008]‑
0.0178<0.012+(t2/t1)
×
0.057
‑
(n2/n1)
×
0.029
‑
{(t2/t1)
‑
0.273}
×
{(n2/n1)
‑
0.685}
×
0.108<0.0178。
[0009]根据这样的构造，由于调整了厚度比t2/t1和平均杂质浓度比n2/n1，所以可以抑制翘曲量(即SiC晶片的曲率的绝对值)过度增大。结果，可以抑制转移误差和制造缺陷。此外，由于不必增加SiC晶片的表面粗糙度，因此可以抑制异物的粘附。
[0010]根据本公开的另一方面，一种用于制造SiC晶片的方法，其包括：制备基础晶片，该基础晶片由SiC制成，具有第一主表面和与第一主表面相反的第二主表面，并掺杂有n型杂质；并在基础晶片的第一主表面上布置外延层，该外延层由SiC制成并掺杂有n型杂质。在外延层的布置中，将外延层布置为满足数学公式2：
[0011][式2][0012]‑
0.0178<0.012+(t2/t1)
×
0.057
‑
(n2/n1)
×
0.029
‑
{(t2/t1)
‑
0.273}
×
{(n2/
n1)
‑
0.685}
×
0.108<0.0178。
[0013]在数学公式2中，t1表示基础晶片的厚度，t2表示外延层的厚度，t2/t1表示外延层的厚度t2与基础晶片的厚度t1的比。而且，n1表示基础晶片的平均杂质浓度，n2表示外延层的平均杂质浓度，并且n2/n1表示外延层的平均杂质浓度n2与基础晶片的平均杂质浓度n1的比。
[0014]根据这种方法，由于调整了厚度比t2/t1和平均杂质浓度比n2/n1，因此可以制造其中抑制翘曲量(即曲率的绝对值)过度增加的SiC晶片。因此，可以抑制在随后的处理步骤中的转移误差、制造缺陷等的出现。此外，由于不必增加SiC晶片的表面粗糙度，因此可以抑制异物的粘附。
附图说明
[0015]通过以下参照附图进行的详细描述，本公开的目的、特征和优点将变得更加明显，其中相同的部件由相同的附图标记表示，并且其中：
[0016]图1是根据本公开的第一实施方案的SiC晶片的截面图；
[0017]图2A是用于解释曲率的图；
[0018]图2B是用于解释曲率的图；
[0019]图3是示出了厚度比和曲率之间的关系的图；
[0020]图4是示出了平均杂质浓度比和曲率之间的关系的图；
[0021]图5是示出了外延层的厚度、外延层的平均杂质浓度、厚度比、平均杂质浓度比和曲率之间的关系的图；
[0022]图6是示出了厚度比和平均杂质浓度比之间的关系的图；
[0023]图7是示出了由关系表达式导出的曲率和测量曲率之间的关系的图；
[0024]图8A是示出了包括SiC晶片的制造过程在内的半导体芯片的制造过程的截面图；
[0025]图8B是示出了图8A之后的半导体芯片的制造过程的截面图；
[0026]图8C是示出了图8B之后的半导体芯片的制造过程的截面图；
[0027]图8D是示出了图8C之后的半导体芯片的制造过程的截面图；
[0028]图8E是示出了图8D之后的半导体芯片的制造过程的截面图；
[0029]图8F是示出了图8E之后的半导体芯片的制造过程的截面图；
[0030]图8G是示出了图8F之后的半导体芯片的制造过程的截面图；
[0031]图8H是示出了图8G之后的半导体芯片的制造过程的截面图；
[0032]图8I是示出了图8H之后的半导体芯片的制造过程的截面图；
[0033]图8J是示出了图8I之后的半导体芯片的制造过程的截面图；
[0034]图9是示出了根据本公开的第二实施方案的SiC晶片和杂质浓度之间的关系的图；并且
[0035]图10是示出了根据第二实施方案的修改的SiC晶片和杂质浓度之间的关系的图。
具体实施方式
[0036]在下文中，将参考附图描述本公开的实施方案。在下文描述的实施方案中，相同或等同的部件用相同的附图标记表示。
[0037](第一实施方案)
[0038]将参考附图描述第一实施方案。本实施方案的碳化硅(SiC)晶片例如用于形成具有半导体元件(诸如金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT))的SiC半导体器件。首先，将描述本实施方案的SiC晶片的构造。
[0039]如图1所示，本实施方案的SiC晶片10包括由SiC制成的基础晶片20和由SiC制成的外延层30。外延层30设置在基础晶片20上。
[0040]本实施方案的基础晶片20由具有第一主表面20a和第二主表面20b的4H型SiC单晶片制成，并且具有例如6英寸的尺寸。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.碳化硅晶片，其包含：由碳化硅制成的基础晶片(20)，其具有第一主表面(20a)和与所述第一主表面(20a)相反的第二主表面(20b)，并掺杂有n型杂质；和外延层(30)，其布置在所述基础晶片(20)的所述第一主表面(20a)上，由碳化硅制成并且掺杂有n型杂质，其中所述基础晶片(20)的厚度称为t1，所述外延层(30)的厚度称为t2，所述外延层(30)的厚度与所述基础晶片(20)的厚度的比称为厚度比t2/t1，所述基础晶片(20)的平均杂质浓度称为n1，所述外延层(30)的平均杂质浓度称为n2，所述外延层(30)的平均杂质浓度与所述基础晶片(20)的平均杂质浓度的比称为平均杂质浓度比n2/n1，并且所述基础晶片(20)和所述外延层(30)被构造为使得所述厚度比t2/t1和所述平均杂质浓度比n2/n1满足数学公式1：[式1]
‑
0.0178<0.012+(t2/t1)
×
0.057
‑
(n2/n1)
×
0.029
‑
{(t2/t1)
‑
0.273}
×
{(n2/n1)
‑
0.685}
×
0.108<0.0178。2.根据权利要求1所述的碳化硅晶片，其中所述外延层(30)包括设置在所述基础晶片(20)的所述第一主表面(20a)上的第一外延层(31)，和设置在所述第一外延...

【专利技术属性】
技术研发人员：藤林裕明，长屋正武，大原淳士，星真一，金村高司，
申请(专利权)人：丰田自动车株式会社未来瞻科技株式会社，
类型：发明
国别省市：