存储器单元及支柱的多个叠组制造技术

一些实施例包含设备及形成所述设备的方法。所述设备中的一个包含位于衬底上方的第一叠组及位于所述第一叠组上方的第二叠组，及延伸穿过所述第一及第二叠组的支柱。所述第一叠组包含第一存储器单元、与所述第一存储器单元相关联的第一控制栅极，及耦合到所述第一控制栅极的第一导电路径。所述第二导电路径包含位于所述衬底上方的所述设备的第一层级上的第二导电垫。所述第二叠组包含第二存储器单元、与所述第二存储器单元相关联的第二控制栅极，及耦合到所述第二控制栅极的第二导电路径。所述第二导电路径包含位于所述设备的第二层级上的第二导电垫。所述第一及第二导电垫在与从所述第一叠组到所述第二叠组的方向垂直的方向上具有长度。向上具有长度。向上具有长度。

【技术实现步骤摘要】
【国外来华专利技术】存储器单元及支柱的多个叠组
[0001]优先权申请
[0002]本申请要求2020年8月31日提交的美国申请序列号17/008,130的优先权益，所述美国申请以全文引用的方式并入本文中。


[0003]本文中所描述的实施例涉及包含多叠组非易失性存储器装置的存储器装置。

技术介绍

[0004]存储器装置广泛地用于计算机及许多其它电子物品中。存储器装置通常具有用于存储信息的存储器单元。存储器单元密度越高，可存储的信息越多。存储器装置通常具有与存储器单元相关联的控制栅极以控制对存储器单元的存取。存储器装置还具有导电路径及其它结构，以提供控制栅极与存储器装置中的其它电路系统之间的电连接。在一些存储器装置中，存储器单元堆叠在存储器装置的半导体衬底上方的许多层级中。随着对存储器单元密度的需求增加，许多常规技术旨在为给定区域构建相对大量的堆叠式存储器单元层级。然而，使用常规技术在存储器装置中形成导电路径及其它结构以容纳如此大量的堆叠式存储器单元层级有时可能是困难的或不可实现的。
附图说明
[0005]图1展示根据本文所描述的一些实施例的呈存储器装置形式的设备。
[0006]图2展示根据本专利技术的实施例的呈具有存储器单元块的存储器装置形式的设备的示意图。
[0007]图3展示根据本文所描述的一些实施例的图2的存储器装置的部分的示意图，其包含图2的块中的一个的部分及耦合到与存储器装置的存储器单元相关联的控制栅极的导电路径。
[0008]图4展示根据本文所描述的一些实施例的图2及图3的存储器装置的结构的俯视图。
[0009]图5展示根据本文所描述的一些实施例的图4的存储器装置的存储器阵列部分的俯视图的放大部分，其包含耦合到存储器装置中的相应块的控制栅极的导电垫及水平导电轨。
[0010]图6A到图6F展示根据本文所描述的一些实施例的图5的存储器装置的部分的不同视图。
[0011]图6G及图6H展示根据本文所描述的一些实施例的用于图6A的存储器装置的导电垫的替代结构。
[0012]图6I及图6J展示根据本文所描述的一些实施例的用于图6A的存储器装置的导电垫的另一替代结构。
[0013]图7展示根据本文所描述的一些实施例的从X方向查看的图5的存储器装置的部分
(例如，截面)。
[0014]图8展示根据本文所描述的一些实施例的图4的存储器装置的外围部分的俯视图的放大部分，其包含耦合到外围部分中的结构的导电垫及水平导电轨。
[0015]图9及图10展示根据本文所描述的一些实施例的图8的存储器装置的部分的不同视图。
[0016]图11展示根据本文所描述的一些实施例的图4的存储器装置的不同部分的组合截面。
[0017]图12到32展示根据本专利技术的一些实施例的在形成图2到图11的存储器装置的第一叠组的过程期间的结构的不同视图，所述结构包含第一叠组中的导电路径的结构。
[0018]图33到42展示根据本专利技术的一些实施例的在形成图2到图11的存储器装置的第二叠组的过程期间的结构的不同视图，所述结构包含第二叠组中的导电路径的结构。
[0019]图43到65展示根据本专利技术的一些实施例的在形成图2到图11的存储器装置的第三叠组的过程期间的结构的不同视图，所述结构包含第三叠组中的导电路径的结构。
[0020]图66展示根据本文所描述的一些实施例的包含存储器装置的系统。
具体实施方式
[0021]本文所描述的技术包含存储器装置，所述存储器装置包含存储器单元的叠组。叠组在半导体衬底上方彼此堆叠。存储器装置还包含穿过堆叠式叠组的支柱。存储器装置具有导电路径及耦合到叠组的相应控制栅极的其它结构。本文所描述的技术还提供形成导电路径的方法并且可为可扩展的，使得存储器装置中的叠组的数目可不受存储器装置中的导电路径结构的限制。因此，本文所描述的存储器装置可具有用于给定装置的相对较高数目的叠组，从而产生相对较高的存储器单元密度。下文参考图1到图66的描述论述其它改进及益处。
[0022]图1展示根据本文所描述的一些实施例的呈存储器装置100形式的设备。存储器装置100可包含存储器阵列(或多个存储器阵列)101，其含有布置成例如块191及192的块(存储器单元块)的存储器单元102。在存储器装置100的物理结构中，存储器单元102可竖直地布置(例如，彼此堆叠)在存储器装置100的衬底(例如，半导体衬底)上方。图1展示具有两个块191及192的存储器装置100作为实例。存储器装置100可具有多于两个块。
[0023]如图1中所示，存储器装置100可包含存取线(其可包含字线)150及数据线(其可包含位线)170。存取线150可携载信号(例如，字线信号)WL0到WLm。数据线170可携载信号(例如，位线信号)BL0到BLn。存储器装置100可使用存取线150选择性地存取块191及192的存储器单元102，并使用数据线170选择性地与存储器单元102交换信息(例如，数据)。
[0024]存储器装置100可包含地址寄存器107以接收线(例如，地址线)103上的地址信息(例如，地址信号)ADDR。存储器装置100可包含可对来自地址寄存器107的地址信息进行解码的行存取电路系统108及列存取电路系统109。基于经解码地址信息，存储器装置100可确定将在存储器操作期间存取块191及192的哪些子块的哪些存储器单元102。存储器装置100可包含驱动器(驱动器电路)140，其可为行存取电路系统108的一部分。驱动器140可操作(例如，作为开关操作)以在存储器装置100的操作期间在提供电压的节点与相应的存取线150之间形成(或不形成)导电路径(例如，电流路径)。
[0025]存储器装置100可执行读取操作以从块191及192的存储器单元102读取(例如，感测)信息(例如，先前所存储的信息)，或执行写入(例如，编程)操作以将信息存储(例如，编程)于块191及192的存储器单元102中。存储器装置100可使用与信号BL0到BLn相关联的数据线170以提供待存储于存储器单元102中的信息或获得从存储器单元102读取(例如，感测)的信息。存储器装置100也可执行擦除操作以从块191及192的存储器单元102中的一些或全部擦除信息。
[0026]存储器装置100可包含控制单元118，所述控制单元可经配置以基于线104上的控制信号控制存储器装置100的存储器操作。线104上的控制信号的实例包含一或多个时钟信号及其它信号(例如，芯片启用信号CE#、写入启用信号WE#)，以指示存储器装置100可执行哪一操作(例如，读取、写入或擦除操作)。存储器装置100外部的其它装置(例如，存储器控制器或处理器)可控制线104上的控制信号的值。线104上的信号的组合的特定值可产生可致使存储器装置100执行对应存储器操作(例如，例如，读取、写入或擦除操作)的命令(例如，读取、写入或擦除命令)。
[0027]存储器装置100可包含感测及缓冲电路系统1本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种设备，其包括：第一叠组，其位于衬底上方，所述第一叠组包含第一存储器单元及与所述第一存储器单元相关联的第一控制栅极；第二叠组，其位于所述第一叠组上方，所述第二叠组包含第二存储器单元及与所述第二存储器单元相关联的第二控制栅极；支柱，其延伸穿过所述第一控制栅极及所述第二控制栅极；第一导电路径，其耦合到所述第一控制栅极，所述第一导电路径包含位于所述衬底上方的所述设备的第一层级上的第一导电垫，所述第一导电垫中的每一个在与从所述第一叠组到所述第二叠组的方向垂直的方向上具有长度；及第二导电路径，其耦合到所述第二控制栅极，所述第二导电路径包含位于所述第一层级上方的所述设备的第二层级上的第二导电垫，所述第二导电垫中的每一个在与从所述第一叠组到所述第二叠组的所述方向垂直的所述方向上具有长度。2.根据权利要求1所述的设备，其中：所述第一导电路径包含耦合到所述第一导电垫的第一导电触点，所述第一导电触点中的每一个在从所述第一叠组到所述第二叠组的所述方向上具有第一长度；及所述第二导电路径包含耦合到所述第二导电垫的第二导电触点，所述第二导电触点中的每一个在从所述第一叠组到所述第二叠组的所述方向上具有第二长度，其中所述第一长度大于所述第二长度。3.根据权利要求2所述的设备，其中：所述第一导电路径包含耦合到所述第一导电触点的第一导电连接；及所述第二导电路径包含耦合到所述第二导电触点的第二导电连接，其中所述第一及第二导电连接位于所述设备的所述第二层级上方的层级上。4.根据权利要求1所述的设备，其中所述第一导电垫中的每一个的所述长度大于所述第二导电垫中的每一个的所述长度。5.根据权利要求1所述的设备，其中所述第一导电垫具有相同长度。6.根据权利要求5所述的设备，其中所述第二导电垫具有相同长度。7.根据权利要求1所述的设备，其进一步包括：第三叠组，其位于所述第二叠组上方，所述第三叠组包含第三存储器单元及与所述第三存储器单元相关联的第三控制栅极；及第三导电路径，其耦合到所述第三控制栅极，所述第三导电路径包含位于所述第二层级上方的所述设备的第三层级上的第三导电垫，所述第三导电垫中的每一个在与从所述第二叠组到所述第三叠组的方向垂直的方向上具有长度。8.根据权利要求7所述的设备，其中所述第一导电垫中的每一个的所述长度大于所述第二导电垫中的每一个的所述长度，并且所述第二导电垫中的每一个的所述长度大于所述第三导电垫中的每一个的所述长度。9.根据权利要求7所述的设备，其中：所述第一导电路径包含耦合到所述第一导电垫的第一导电触点，所述第一导电触点中的每一个在从所述第一叠组到所述第二叠组的所述方向上具有第一长度；所述第二导电路径包含耦合到所述第二导电垫的第二导电触点，所述第二导电触点中
的每一个在从所述第一叠组到所述第二叠组的所述方向上具有第二长度，其中所述第一长度大于所述第二长度；及所述第三导电路径包含耦合到所述第三导电垫的第三导电触点，所述第三导电触点中的每一个在从所述第一叠组到所述第三叠组的方向上具有第三长度，其中所述第二长度大于所述第三长度。10.根据权利要求1所述的设备，其中所述衬底包含电路系统，并且其中：所述第一导电路径中的至少一个导电路径耦合到所述电路系统；及所述第二导电路径中的至少一个导电路径耦合到所述电路系统。11.根据权利要求10所述的设备，其中所述电路系统包含耦合到所述第一导电路径中的所述至少一个导电路径的至少一个晶体管。12.一种设备，其包括：第一存储器单元及与所述第一存储器单元相关联的第一控制栅极，所述第一控制栅极位于所述设备的不同层级上，所述第一控制栅极中的每一个在第一方向上具有宽度；第二存储器单元及与所述第二存储器单元相关联的第二控制栅极，所述第二控制栅极位于所述第一控制栅极上方的所述设备的不同层级上，所述第二控制栅极中的每一个在所述第一方向上具有宽度；支柱，其延伸穿过所述第一控制栅极及所述第二控制栅极；第一导电路径，其包含耦合到所述第一控制栅极的第一导电轨，所述第一导电轨在垂直于所述第一方向的第二方向上具有不同长度，所述第一导电轨中的至少一个的宽度小于每个所述第一控制栅极的所述宽度；及第二导电路径，其包含耦合到所述第二控制栅极的第二导电轨，所述第二导电轨在所述第二方向上具有不同长度，所述第二导电轨中的至少一个的宽度小于每个所述第二控制栅极的所述宽度。13.根据权利要求12所述的设备，其中所述第一导电轨中的至少一个及所述第二导电轨中的至少一个具有相同长度。14.根据权利要求12所述的设备，其中所述第一控制栅极、所述第一导电轨、所述第二控制栅极及所述第二导电轨包含相同材料。15.根据权利要求12所述的设备，其中所述第一控制栅极、所述第一导电轨、所述第二控制栅极及所述第二导电轨包含金属。16.根据权利要求12所述的设备，其进一步包括：第三存储器单元及与所述第三存储器单元相关联的第三控制栅极，所述第三控制栅极位于所述第二控制栅极上方的所述设备的不同层级上，并且所述第三控制栅极中的每一个在所述第一方向上具有宽度；第三导电路径，其包含耦合到所述第三控制栅极的第三导电轨，所述第三导电轨在所述第二方向上具有不同长度，并且所述第三导电轨中的至少一个的宽度小于每个所述第三控制栅极的所述宽度；及其中所述支柱还延伸穿过所述第三控制栅极。17.根据权利要求16所述的设备，其中所述第一导电轨中的至少一个、所述第二导电轨中的至少一个及所述第三导电轨中的至少一个具有相同长度。
18.一种设备，其包括：第一存储器单元及与所述第一存储器单元相关联的第一控制栅极，所述第一控制栅极位于所述设备的不同层级上；第二存储器单元及与所述第二存储器单元相关联的第二控制栅极，所述第二存储器单元及所述第二控制栅极位于所述第一存储器单元及所述第一控制栅极上方的所述设备的不同层级上；第三存储器单元及与所述第三存储器单元相关联的第三控制栅极，所述第三存储器单元及所述第三控制栅极位于所述第二存储器单元及所述第二控制栅极上方的所述设备的不同层级上；支柱，其延伸穿过所述第一控制栅极、所述第二控制栅极及所述第三控制栅极；第一导电路径，其包含耦合到所述第一控制栅极的第一导电轨及耦合到所述第一导电轨的第一额外导电轨，所述第一导电轨在第一方向上具有不同长度，所述第一额外导电轨在垂直于所述第一方向的第二方向上具有不同长度；第二导电路径，其包含耦合到所述第二控制栅极的第二导电轨及耦合到所述第二导电轨的第二额外导电轨，所述第二导电轨及所述第二额外导电轨位于所述第一导电轨及所述第一额外导电轨上方，所述第二导电轨在所述第一方向上具有不同长度，所述第二额外导电轨在所述第二方向上具有不同长度；及第三导电路径，其包含耦合到所述第三控制栅极的第三导电轨及耦合到所述第三导电轨的第三额外导电轨，所述第三导电轨及所述第三额外导电轨位于所述第二导电轨及所述第二额外导电轨上方，所述第三导电轨在所述第一方向上具有不同长度，所述第三额外导电轨在所述第二方向上具有不同长度。19.根据权利要求18所述的设备，其中：所述第一导电路径包含位于所述设备的第一层级上的第一导电垫，及耦合到所述第一导电垫的第一导电触点，所述第一导电触点中的每一个在所述第二方向上具有第一长度；所述第二导电路径包含位于所述设备的所述第一层级上方的第二层级上的第二导电垫，及耦合到所述第二导电垫的第二导电触点，所述第二导电触点中的每一个在所述第二方向上具有第二长度，其中所述第一长度大于所述第二长度；及所述第三导电路径包含位于所述设备的所述第二层级上方的第三层级上的第三导电垫，及耦合到所述第三导电垫的第三导电触点，所述第三导电触点中的每一个在所述第二方向上具有第三长度，其中所述第二长度大于所述第三长度。20.根据权利要求18所述的设备，其中所述第一导电轨、所述第一额外导电轨、所述第二导电轨、所述第二额外导电轨、所述第三导电轨、所述第三额外导电轨包含相同材料。21.根据权利要求18所述的设备，其进一步包括衬底及晶体管，所述晶体管包含位于所述衬底中的至少一部分，并且所述第一、第二及第三导电路径中的至少一个耦合到所述晶体管。22.根据权利要求20所述的设备，其进一步包括位于所述衬底与所述第一存储器单元及所述第一控制栅极之间的导电区，其中所述支柱中的每一个包含耦合到所述导电区的导电结构。23.一种设备，其包括：
介电结构，其包含在第一方向上的长度、第一侧及在垂直于所述第一方向的第二方向上与所述第一侧相对的第二侧；第一额外介电结构，其位于所述介电结构的所述第一侧上，所述额外介电结构具有第一壁；第二额外介电结构，其位于所述介电结构的所述第二侧上，所述第二额外介电结构具...

【专利技术属性】
技术研发人员：D，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：