具有自对准连接源极的场板的晶体管制造技术

通过使用多个电介质层来优化场效应晶体管中的场板的放置，使得场板的第一末端通过第一组一个或多个不同电介质材料层与所述晶体管的沟道区分隔开。所述场板的第二末端覆盖在所述沟道区和控制电极上，通过所述第一组电介质层和一个或多个额外电介质层与所述控制电极分隔开。通过单处理步骤确定所述控制电极和所述场板的相对定位，使得所述场板与所述控制电极自对准，以便减少与制造过程变化相关联的晶体管性能变化。晶体管性能变化。晶体管性能变化。

【技术实现步骤摘要】
具有自对准连接源极的场板的晶体管


[0001]本文中所描述的主题的实施例大体上涉及具有导电元件的半导体装置和用于制造此类装置的方法。

技术介绍

[0002]半导体装置应用于各种电子组件和系统。高功率、高频率晶体管应用于射频(RF)系统和电力电子系统。氮化镓(GaN)装置技术由于其优良的电子特性和热特性而特别适合于这些RF功率应用和电力电子应用。具体地说，GaN的高电子速度和高击穿场强度使得由这种材料制造的装置对于RF功率放大器和高功率开关应用来说是理想的。场板用于减小栅极
‑
漏极反馈电容并增大高频晶体管中的装置击穿电压。因此，需要半导体装置，尤其是具有场板的GaN装置。

技术实现思路

[0003]根据本专利技术的第一方面，提供一种制造半导体装置的方法，包括：
[0004]在第一电介质层上沉积第一导电材料，所述第一电介质层覆盖在半导电衬底的适合用作半导电晶体管沟道的沟道区上；
[0005]在第一图案化步骤期间，通过选择性地去除所述第一导电材料的一部分，在所述沟道区上方同时形成彼此电隔离的第一导电元件、第二导电元件和第三导电元件，其中所述第二导电元件设置在所述第一导电元件与所述第三导电元件之间；
[0006]在所述第一导电元件、所述第二导电元件和所述第三导电元件上以及在所述第一电介质层上沉积第二电介质材料；
[0007]在第二图案化步骤期间，通过以下操作在所述第一导电元件与所述第二导电元件之间形成穿过所述第一电介质层和所述第二电介质材料的第一孔：
[0008]选择性地去除所述第二电介质材料的第一部分以留下保留的第二电介质材料；以及
[0009]去除所述沟道区上方在所述第一导电元件与所述第二导电元件之间的区域中的所述第一电介质层的一部分；
[0010]形成导电控制电极，所述导电控制电极电接触所述第一导电元件和所述第二导电元件并且在所述第一孔内延伸；
[0011]在第三图案化步骤期间，通过选择性地去除所述第三导电元件上的所述保留的第二电介质材料，形成穿过所述第二电介质材料的第二孔；以及
[0012]形成导电场板互连件，所述导电场板互连件在所述第二孔内延伸并且在所述第二孔内电接触所述第三导电元件。
[0013]在一个或多个实施例中，所述方法另外包括：
[0014]沉积覆盖在所述控制电极和所述保留的第二电介质材料上的额外电介质材料；
[0015]其中形成所述第二孔还包括选择性地去除所述第三导电元件上方的所述额外电
介质材料，以在所述沟道区上方留下保留的额外电介质材料并且在所述沟道区上方留下所述第一导电元件和所述第二导电元件。
[0016]在一个或多个实施例中，所述方法另外包括：
[0017]使所述场板互连件的一部分覆盖在所述保留的额外电介质材料和所述控制电极上；以及
[0018]使所述场板互连件在与所述第一导电元件、所述第二导电元件和所述第三导电元件相对且最接近所述第一导电元件的所述沟道区的第一末端处电接触所述晶体管的第一电流端。
[0019]在一个或多个实施例中，所述额外电介质材料的有效介电常数低于所述第一电介质层的有效介电常数。
[0020]在一个或多个实施例中，形成所述第一孔包括使用第一各向异性蚀刻程序各向异性地蚀刻所述第二电介质材料；并且
[0021]第一各向异性蚀刻工艺的特征在于关于所述第二电介质材料的第一蚀刻速率和关于所述第一导电材料的第二蚀刻速率，所述第二蚀刻速率低于所述第一蚀刻速率。
[0022]在一个或多个实施例中，所述第一导电材料是钛、钛
‑
钨合金或铝
‑
钛合金。
[0023]在一个或多个实施例中，形成所述第二孔包括使用第二各向异性蚀刻程序各向异性地蚀刻所述保留的第二电介质材料和所述保留的额外电介质材料；并且
[0024]第二各向异性蚀刻工艺的特征在于关于所述额外电介质材料的第三蚀刻速率和关于所述第一导电材料的第四蚀刻速率，所述第四蚀刻速率低于所述第三蚀刻速率。
[0025]在一个或多个实施例中，选择性地去除所述第一导电材料的一部分包括在形成所述第一导电元件、所述第二导电元件和所述第三导电元件的同时，在所述沟道区的相对末端从所述第一导电材料形成源极电极和漏极电极。
[0026]在一个或多个实施例中，所述第一电介质层的厚度小于300纳米；并且
[0027]所述第二电介质材料和所述额外电介质材料的累积厚度介于50纳米至5000纳米的范围内。
[0028]在一个或多个实施例中，所述方法另外包括：
[0029]在所述沟道区的第一末端与第二末端之间的位置处，在所述第一电介质层上方形成电介质间隔物；以及
[0030]使所述第三导电元件的一部分覆盖在所述电介质间隔物上。
[0031]根据本专利技术的第二方面，提供一种半导体装置，包括：
[0032]半导体衬底中限定的沟道区；
[0033]电耦合到所述沟道区的第一末端的第一电流端、电耦合到所述沟道区的第二末端的第二电流端；
[0034]具有第一电介质厚度并且覆盖在所述沟道区上的第一电介质层；
[0035]所述第一电介质层中的覆盖在所述沟道区上的第一孔；
[0036]在所述第一孔内延伸且被配置成电耦合到所述沟道区的导电控制电极；
[0037]邻近于所述第一孔的至少一个导电第一电极延伸部，所述第一电极延伸部至少部分地覆盖在所述第一电介质层上并且接触所述控制电极的第一侧；以及
[0038]所述沟道区上方的导电场板电极，所述导电场板电极电耦合到所述沟道区、与所
述第一电极间隔开并且覆盖在所述第一电介质材料上；
[0039]其中所述第一电极延伸部和所述场板电极各自由第一导电材料形成；并且
[0040]其中所述装置被配置成当向所述控制电极施加足够的控制电压时提供经由所述沟道区从所述第一电流端到所述第二电流端的导电路径。
[0041]在一个或多个实施例中，所述半导体装置另外包括设置在所述第一电介质层与所述场板电极的一部分之间的电介质间隔物。
[0042]在一个或多个实施例中，所述沟道区由二维电子气(2DEG)形成。
[0043]在一个或多个实施例中，所述2DEG形成于III
‑
V半导体异质结构内。
[0044]在一个或多个实施例中，所述半导体装置另外包括：
[0045]邻近于所述第一孔的至少一个导电第二电极延伸部，所述第二电极延伸部至少部分地覆盖在所述第一电介质层上，并且接触与所述控制电极的所述第一侧相对的所述控制电极的第二侧；
[0046]其中所述第二电极延伸部由所述第一导电材料形成。
[0047]在一个或多个实施例中，所述控制电极由第一导电材料构成，并且所述第一电极延伸部由不同于所述第一导电材料的第二导电材料构成。
[0048]在一个或多个实施例中，所述半导体装置另外包本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体装置的方法，其特征在于，包括：在第一电介质层上沉积第一导电材料，所述第一电介质层覆盖在半导电衬底的适合用作半导电晶体管沟道的沟道区上；在第一图案化步骤期间，通过选择性地去除所述第一导电材料的一部分，在所述沟道区上方同时形成彼此电隔离的第一导电元件、第二导电元件和第三导电元件，其中所述第二导电元件设置在所述第一导电元件与所述第三导电元件之间；在所述第一导电元件、所述第二导电元件和所述第三导电元件上以及在所述第一电介质层上沉积第二电介质材料；在第二图案化步骤期间，通过以下操作在所述第一导电元件与所述第二导电元件之间形成穿过所述第一电介质层和所述第二电介质材料的第一孔：选择性地去除所述第二电介质材料的第一部分以留下保留的第二电介质材料；以及去除所述沟道区上方在所述第一导电元件与所述第二导电元件之间的区域中的所述第一电介质层的一部分；形成导电控制电极，所述导电控制电极电接触所述第一导电元件和所述第二导电元件并且在所述第一孔内延伸；在第三图案化步骤期间，通过选择性地去除所述第三导电元件上的所述保留的第二电介质材料，形成穿过所述第二电介质材料的第二孔；以及形成导电场板互连件，所述导电场板互连件在所述第二孔内延伸并且在所述第二孔内电接触所述第三导电元件。2.根据权利要求1所述的方法，其特征在于，另外包括：沉积覆盖在所述控制电极和所述保留的第二电介质材料上的额外电介质材料；其中形成所述第二孔还包括选择性地去除所述第三导电元件上方的所述额外电介质材料，以在所述沟道区上方留下保留的额外电介质材料并且在所述沟道区上方留下所述第一导电元件和所述第二导电元件。3.根据权利要求2所述的方法，其特征在于，另外包括：使所述场板互连件的一部分覆盖在所述保留的额外电介质材料和所述控制电极上；以及使所述场板互连件在与所述第一导电元件、所述第二导电元件和所述第三导电元件相对且最接近所述第一导电元件的所述沟道区的第一末端处电接触所述晶体管的第一电流端。4.根据权利要求2所述的方法，其特征在于，所述额外电介质材料的有效介电常数低于所述第一电介质层的有效介电常数。5.根据权利要求2所述的方法，其特征在于：形成所述第一孔包括...

【专利技术属性】
技术研发人员：贝恩哈德，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：