一种新型画素结构、显示装置及画素结构的制作方法制造方法及图纸

本发明专利技术公开了一种新型画素结构、显示装置及画素结构的制作方法，涉及显示技术领域。所述新型画素结构，从下到上依次包括：金属走线层SL、缓冲层Buffer、第一金属层GE、第一绝缘层GI、金属氧化物层MOx、第二金属层SD、第二绝缘层PV以及有机平坦层OC；所述第二金属层SD包括源极S和漏极D，所述源极S和漏极D之间形成沟道，所述第一金属层GE的尺寸大于等于所述沟道的尺寸，所述源极S通过过孔与所述金属走线层SL连接；所述金属走线层SL用于遮挡来自背光源的光，并与所述源极S相连，降低source讯号走线阻抗。本发明专利技术实施例降低source讯号走线阻抗，同时可避免TFT器件沟道受背光光照影响，且栅极尺寸减小，使整体TFT器件尺寸缩小，有利于高PPI画素设计。PPI画素设计。PPI画素设计。

【技术实现步骤摘要】
一种新型画素结构、显示装置及画素结构的制作方法


[0001]本专利技术涉及显示
，特别涉及一种新型画素结构、显示装置及画素结构的制作方法。

技术介绍

[0002]随着智能产品日新月异的发展与科技的进步，如智能手机、平板、智能穿戴手表等，其屏幕作为智能产品与人交互的媒介，在产品技术中一直占据着十分重要的地位。在使用智能产品时，屏幕显示品质与使用体验有着最直接的关系。衡量一块屏幕的显示精度，分辨率和PPI是重要参数。PPI是Pixels PerInch的缩写，是指每英寸所拥有的像素数目，理论上屏幕PPI越高，屏幕就越精细，画质相对就更出色。在屏幕大小一定的情况下，高分辨率的屏幕通常会获得更加优异的显示效果。因为在相同尺寸屏幕下显示清晰度越来越高是因为PPI的提升，PPI的计算公式表达为
PPI＝X+Y/Z
(X:长度像素数；Y:宽度像素数；Z:屏幕尺寸)。画素(像素)大小主要由TFT元器件和开口区(光透过区域)组成，可通过缩小TFT元器件Layout空间，来达到高PPI画素设计。金属氧化物器件(MOxTFT)电子迁移率优于传统非晶硅材料，可缩减TFT器件尺寸。
[0003]目前的液晶显示面板广泛采用的是底栅结构。因为液晶显示是被动发光器件，即显示屏背面需要一个背光源，在底栅结构中不透光的栅电极金属层能很好地把来自背光源的光遮挡住，避免光线照射到沟道上产生光生载流子而影响TFT器件的关态电流特性。如图1所示，传统底栅MOx的TFT器件的基本组成包括两层金属(栅极：GE，源漏极：S/D)，绝缘层(GI)，有源层(MOx)。PV为绝缘材料作为钝化层，OC为有机材料作平坦层，便于画素其他走线设计。如图2所示，传统底栅结构的MOxTFT器件，其栅极与源/漏电极存在交叠区域，不利于器件尺寸的缩小，也会形成较大的寄生电容，而大的寄生电容使驱动电路的信号延迟加重。

技术实现思路

[0004]本专利技术要解决的技术问题，在于提供一种新型画素结构、显示装置及画素结构的制作方法，在传统底栅结构设计下，增加一道金属走线设计，通过打孔与TFT源极相连，降低source讯号走线阻抗，同时可避免TFT器件沟道受背光光照影响，且栅极尺寸减小，使整体TFT器件尺寸缩小，有利于高PPI画素设计。
[0005]第一方面，本专利技术提供了一种新型画素结构，从下到上依次包括：金属走线层SL、缓冲层Buffer、第一金属层GE、第一绝缘层GI、金属氧化物层MOx、第二金属层SD、第二绝缘层PV以及有机平坦层OC；
[0006]所述第二金属层SD包括源极S和漏极D，所述源极S和漏极D之间形成沟道，所述第一金属层GE的尺寸大于等于所述沟道的尺寸，所述源极S通过过孔与所述金属走线层SL连接；
[0007]所述金属走线层SL用于遮挡来自背光源的光，并与所述源极S相连，降低source讯号走线阻抗。
[0008]进一步地，所述第一金属层GE的尺寸等于所述沟道的尺寸，与源极S和漏极D无交叠区域。
[0009]进一步地，所述金属走线层SL包括讯号走线区和遮光区。
[0010]进一步地，所述金属走线层SL由金属钼或金属铝形成。
[0011]第二方面，本专利技术提供了一种显示装置，包括如第一方面所述的新型画素结构。
[0012]第三方面，本专利技术提供了一种画素结构的制作方法，用于制作如第一方面所述的新型画素结构，所述方法包括：
[0013]步骤10、在基板上形成金属走线层SL，所述金属走线层SL用于遮挡来自背光源的光；
[0014]步骤20、在所述金属走线层SL上依次形成缓冲层Buffer、第一金属层GE、第一绝缘层GI以及金属氧化物层MOx，其中，所述第一金属层GE的宽度大于等于沟道的宽度；
[0015]步骤30、在形成源极S的金属氧化物层MOx外侧区域形成一过孔贯穿至金属走线层SL上表面；
[0016]步骤40、形成第二金属层SD，源极S通过所述过孔与金属走线层SL连接；
[0017]步骤50、在步骤40的基础上依次形成第二绝缘层PV以及有机平坦层OC。
[0018]进一步地，所述第一金属层GE的尺寸等于所述沟道的尺寸，与源极S和漏极D无交叠区域。
[0019]进一步地，所述金属走线层SL包括讯号走线区和遮光区。
[0020]进一步地，所述金属走线层SL由金属钼或金属铝形成。
[0021]本专利技术具有如下优点：
[0022]1、在传统底栅结构设计下，增加一道SL(Sourceline)金属走线设计，通过打孔与TFT源极相连，降低source讯号走线阻抗，同时可避免TFT器件沟道受背光光照影响。
[0023]2、TFT的栅极设计仅考虑沟道尺寸，与源/漏电极无交叠区域，使整体TFT器件尺寸缩小，有利于高PPI画素设计，且可以避免形成寄生电容。
附图说明
[0024]下面参照附图结合实施例对本专利技术作进一步的说明。
[0025]图1为现有技术中底栅MOxTFT器件画素结构平面示意图；
[0026]图2为现有技术中底栅MOxTFT器件画素结构剖面示意图；
[0027]图3为本专利技术实施例一的画素结构平面示意图；
[0028]图4为本专利技术实施例一的画素结构剖面示意图。
具体实施方式
[0029]本申请实施例通过提供一种新型画素结构、显示装置及画素结构的制作方法，在传统底栅结构设计下，增加一道金属走线设计，通过打孔与TFT源极相连，降低source讯号走线阻抗，同时可避免TFT器件沟道受背光光照影响，且栅极尺寸减小，使整体TFT器件尺寸缩小，有利于高PPI画素设计。
[0030]实施例一
[0031]本实施例提供了一种新型画素结构，如图3和图4所示，从下到上依次包括：金属走
线层SL、缓冲层Buffer、第一金属层GE、第一绝缘层GI、金属氧化物层MOx、第二金属层SD、第二绝缘层PV以及有机平坦层OC；
[0032]所述第二金属层SD包括源极S和漏极D，所述源极S和漏极D之间形成沟道，所述第一金属层GE的尺寸大于等于所述沟道的尺寸，所述源极S通过过孔与所述金属走线层SL连接；
[0033]所述金属走线层SL用于遮挡来自背光源的光，并与所述源极S相连，降低source讯号走线阻抗。
[0034]在传统底栅结构设计下，增加一道金属走线设计，通过过孔与TFT源极相连，降低source讯号走线阻抗，同时可避免TFT器件沟道受背光光照影响。且栅极不承担遮光功能后，仅需要考虑沟道尺寸，其尺寸可以大幅减小，从而使整体TFT器件尺寸缩小，有利于高PPI画素设计。
[0035]在一种可能的实现方式中，所述第一金属层GE的尺寸等于所述沟道的尺寸，与源极S和漏极D无交叠区域，可以避免形成寄生电容。
[0036]在一种可能的实现方式中，所述金属走线层SL包括讯号走线区和遮光区。走线区用于与所述源极S相连，降低source讯号走线阻抗。遮光区用于遮本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种新型画素结构，其特征在于，从下到上依次包括：金属走线层SL、缓冲层Buffer、第一金属层GE、第一绝缘层GI、金属氧化物层MOx、第二金属层SD、第二绝缘层PV以及有机平坦层OC；所述第二金属层SD包括源极S和漏极D，所述源极S和漏极D之间形成沟道，所述第一金属层GE的尺寸大于等于所述沟道的尺寸，所述源极S通过过孔与所述金属走线层SL连接；所述金属走线层SL用于遮挡来自背光源的光，并与所述源极S相连，降低source讯号走线阻抗。2.根据权利要求1所述的结构，其特征在于：所述第一金属层GE的尺寸等于所述沟道的尺寸，与源极S和漏极D无交叠区域。3.根据权利要求1或2所述的结构，其特征在于：所述金属走线层SL包括讯号走线区和遮光区。4.根据权利要求3所述的结构，其特征在于：所述金属走线层SL由金属钼或金属铝形成。5.一种显示装置，其特征在于，包括如权利要求1
‑
4任一项所述的新型画素结构。6.一种新型画素结构的制作方法...

【专利技术属性】
技术研发人员：郑聪秀，刘汉龙，
申请(专利权)人：华映科技集团股份有限公司，
类型：发明
国别省市：