Ｎ型绝缘体上硅的横向双扩散金属氧化物半导体晶体管制造技术

本发明专利技术涉及Ｎ型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，在衬底上设埋氧化层，埋氧化层上设Ｎ型掺杂半导体区，Ｎ型掺杂半导体区上设Ｐ阱和Ｎ型漏区，Ｐ阱上设Ｎ型源区和Ｐ型接触区，Ｐ阱表面设栅氧化层，Ｐ阱表面的Ｎ型源区、Ｐ型接触区和栅氧化层以外区域及Ｎ型掺杂半导体区表面的Ｎ型漏区以外区域设场氧化层，栅氧化层表面设多晶硅栅，场氧化层、Ｐ型接触区、Ｎ型源区、多晶硅栅及Ｎ型漏区的表面设氧化层，Ｎ型源区、Ｐ型接触区、多晶硅栅和Ｎ型漏区上连金属层，在Ｐ阱和Ｎ型漏区之间的Ｎ型掺杂半导体区上表面设上槽区，在Ｎ型掺杂半导体区和埋氧化层的接触部位设下槽区。本发明专利技术结构能有效提高器件的耐压，降低器件导通电阻。

【技术实现步骤摘要】

本专利技术涉及一种适用于高压应用的绝缘体上硅的横向双扩散金属氧 化物半导体晶体管(SOILDMOS)的结构，属于功率半导体器件

技术介绍
功率半导体器件是电力电子系统进行能量控制和转换的基本电子元 件，电力电子技术的不断发展为半导体功率器件开拓了广泛的应用领域， 而半导体功率器件的导通电阻和击穿电压等特性则决定了电力电子系统 的效率、功耗等基本性能。以横向双扩散金属氧化物半导体晶体管为代表 的现代电力电子器件和相关产品在工业、能源、交通等用电的场合发挥着 日益重要的作用，是机电一体化设备、新能源技术、空间和海洋技术、办 公自动化及家用电器等实现高性能、高效率、轻量小型的技术基础。随着绝缘体上硅的横向双扩散金属氧化物半导体晶体管的出现，以普 通横向双扩散金属氧化物半导体晶体管无法比拟的优点(功耗低、抗干扰 能力强、集成密度高、速度快、消除闩锁效应)而得到广泛垂青。为使绝 缘体上硅的横向双扩散金属氧化物半导体晶体管有更好的应用，提高绝缘 体上硅器件的击穿电压，进一步降低绝缘体上硅的横向双扩散金属氧化物 半导体晶体管的导通电阻是个重要的研究课题。在相关的技术中，提出可以减少N型惨杂半导体区的掺杂浓度，不但 可以减少纵向电场的峰值，提高器件的纵向耐压值，而且同时可以提高横 向的器件耐压值，但是会使得器件的导通电阻大大增加，增加了器件的功 耗。还有提出在P型衬底中埋入一个高掺杂的N型浮空层，就可在纵向上形成两个反向耐压的PN结，从而提高纵向的耐压值，但是这种结构是将 漏区的高电场重新分配到源区和器件的中间区域，所以不利于源区和中间 区域的耐压。专利技术内容本专利技术的目的是克服现有技术存在的不足，提供一种N型绝缘体上硅 的横向双扩散金属氧化物半导体晶体管，旨在有效提高器件的耐压，降低 器件导通电阻。本专利技术的目的通过以下技术方案来实现N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，包括半导 体衬底，在所述半导体衬底上设置有埋氧化层，在所述埋氧化层上设有N型掺杂半导体区，在所述N型掺杂半导体区上设有P阱和N型漏区，在 所述P阱上设有N型源区和P型接触区，在所述P阱的表面设有栅氧化层 且栅氧化层自P阱延伸至N型惨杂半导体区，在所述P阱表面的N型源 区、P型接触区和栅氧化层的以外区域及N型掺杂半导体区表面的N型漏 区以外区域设有场氧化层，在所述栅氧化层的表面设有多晶硅栅且多晶硅 栅延伸至场氧化层的表面，在所述场氧化层、P型接触区、N型源区、多 晶硅栅及N型漏区的表面设有氧化层，在所述N型源区、P型接触区、多 晶硅栅和N型漏区上分别连接有金属层，特点是在所述P阱与N型漏 区之间的N型掺杂半导体区上表面设有上槽区，在所述N型掺杂半导体区 与埋氧化层的接触部位设有下槽区。实现本专利技术目的的进一步技术解决方案是前述的N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，其中， 所述上槽区与下槽区其位置上下完全对齐。前述的N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，其中， 所述上槽区和下槽区中填充二氧化硅。前述的N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，其中，所述上槽区和下槽区的形状呈矩形或梯形。前述的N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，其中，所述上槽区左端与栅氧化层右端之间的水平距离在0.5Mm 2pm，所述下 槽区左端与栅氧化层右端之间的水平距离在0.5Mm 2Mm;所述上槽区右 端与N型漏区左端之间的水平距离在0.5pm 2pm，所述下槽区右端与N 型漏区左端之间的水平距离在0.5Mm 2Mm。前述的N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，其中， 所述上槽区的深度是N型掺杂半导体区总厚度的1/4 1/3，所述下槽区的 深度是N型掺杂半导体区总厚度的1/4 1/3。本专利技术技术方案突出的实质性特点和显著的进步主要体现在-① 通过在N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的P 阱和N型漏区之间的N型掺杂半导体区上表面设上槽区，在N型掺杂半 导体区和埋氧化层的接触的地方设下槽区，确保器件N型漏区接高电压时， 上槽区和下槽区可辅助漂移区纵向耗尽，使得漂移区在更高浓度下完全耗 尽且不增加漂移区中的横向电场，从而使器件导通电阻大幅降低的同时击 穿电压显著提高；② N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的P阱和N 型漏区之间的N型掺杂半导体区上表面设上槽区，可承担较大的横向电压， 提高器件的总体耐压；③ N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的P阱和N 型漏区之间的N型掺杂半导体区上表面设上槽区，可承担较大的横向电压， 因而可在同样的横向击穿电压条件下，减小N型掺杂半导体区的长度，从 而有效地减少了器件所占的面积，同时有效的降低器件导通电阻；④ N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的N型掺杂 半导体区和埋氧化层的接触的地方设下槽区，可将埋氧层上表面感应的正 电荷限制在漏区下方，防止因感应的正电荷在横向电场的作用下被扫入N型源区而与表面沟道一起形成"双沟"现象。 附图说明下面结合附图对本专利技术技术方案作进一步说明图1:没有上槽区和下槽区常规结构的高压N型绝缘体上硅的横向双 扩散金属氧化物半导体晶体管结构示意图2:有上槽区和下槽区结构的高压N型绝缘体上硅的横向双扩散金 属氧化物半导体晶体管结构示意图3:没有上槽区和下槽区常规结构的高压N型绝缘体上硅的横向双 扩散金属氧化物半导体晶体管和有上槽区和下槽区结构的高压N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管击穿电压与外延硅层厚度关系的模拟结果图4:没有上槽区和下槽区常规结构的高压N型绝缘体上硅的横向双 扩散金属氧化物半导体晶体管和有上槽区和下槽区结构的高压N型绝缘体 上硅的横向双扩散金属氧化物半导体晶体管的漏极电流随漏极电压变化 的模拟结果图(栅极电压保持5V)。图中各附图标记的含义见下表:附图 标记含义附图 标记含义附图 标记含义1场氧化层2金属层3栅氧化层4多晶硅栅氧化层6P阱7N型掺杂半导 体区8埋氧化层9半导体衬底10N型漏区11N型源区12P型接触区13上槽区14下槽区具体实施例方式常规结构的高压N型绝缘体上硅的横向双扩散金属氧化物半导体晶体 管结构，如图1所示。而本专利技术提供一种能够有效提高器件的耐压、并且 可以降低器件导通电阻的N型绝缘体上硅的横向双扩散金属氧化物半导体 晶体管。如图2所示，N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管， 包括半导体衬底9，在半导体衬底9上设置有埋氧化层8，在埋氧化层8 上设有N型掺杂半导体区7，在N型掺杂半导体区7上设有P阱6和N型 漏区10，在P阱6上设有N型源区11和P型接触区12，在P阱6的表面 设有栅氧化层3且栅氧化层3自P阱6延伸至N型掺杂半导体区7，在P 阱6表面的N型源区11、 P型接触区12和栅氧化层3的以外区域及N型 掺杂半导体区7表面的N型漏区10以外区域设有场氧化层l，在栅氧化层 3的表面设有多晶硅栅4且多晶硅栅4延伸至场氧化层1的表面，在场氧 化层l、 P型接触区12、 N型源区ll、多晶硅栅4及N型漏区IO的表面 设有氧化层5，在N型源区ll、 P型接触区12、多晶硅栅4和N型漏区 10上分别连接有金属层2。其中，在P阱6与N型本文档来自技高网...

【技术保护点】
Ｎ型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，包括：半导体衬底（９），在所述半导体衬底（９）上设置有埋氧化层（８），在所述埋氧化层（８）上设有Ｎ型掺杂半导体区（７），在所述Ｎ型掺杂半导体区（７）上设有Ｐ阱（６）和Ｎ型漏区（１０），在所述Ｐ阱（６）上设有Ｎ型源区（１１）和Ｐ型接触区（１２），在所述Ｐ阱（６）的表面设有栅氧化层（３）且栅氧化层（３）自Ｐ阱（６）延伸至Ｎ型掺杂半导体区（７），在所述Ｐ阱（６）表面的Ｎ型源区（１１）、Ｐ型接触区（１２）和栅氧化层（３）的以外区域及Ｎ型掺杂半导体区（７）表面的Ｎ型漏区（１０）以外区域设有场氧化层（１），在所述栅氧化层（３）的表面设有多晶硅栅（４）且多晶硅栅（４）延伸至场氧化层（１）的表面，在所述场氧化层（１）、Ｐ型接触区（１２）、Ｎ型源区（１１）、多晶硅栅（４）及Ｎ型漏区（１０）的表面设有氧化层（５），在所述Ｎ型源区（１１）、Ｐ型接触区（１２）、多晶硅栅（４）和Ｎ型漏区（１０）上分别连接有金属层（２），其特征在于：在所述Ｐ阱（６）与Ｎ型漏区（１０）之间的Ｎ型掺杂半导体区（７）上表面设有上槽区（１３），在所述Ｎ型掺杂半导体区（７）与埋氧化层（８）的接触部位设有下槽区（１４）。...

【技术特征摘要】

【专利技术属性】
技术研发人员：易扬波，李海松，王钦，杨东林，陶平，
申请(专利权)人：苏州博创集成电路设计有限公司，
类型：发明
国别省市：32[中国|江苏]