功率半导体器件和制造功率半导体器件的方法技术

半导体器件包括绝缘体上硅(SOI)衬底和并联电耦接以形成功率晶体管的晶体管单元。每个晶体管单元包括在SOI衬底的硅层中的源极区、在硅层中并邻接源极区的体区、被配置成控制体区内的沟道的栅极结构、在硅层中的漏极区以及将体区与漏极区横向分离的漂移区。每个栅极结构包括通过具有在20nm至60nm的范围内的厚度的栅极电介质与硅层分离的栅电极。每个晶体管单元的沟道的有效长度在50nm至500nm的范围内。功率晶体管具有在5V至60V的范围内的最大额定电压。还描述了制造半导体器件的对应方法。法。法。

【技术实现步骤摘要】
功率半导体器件和制造功率半导体器件的方法


[0001]本公开内容一般地涉及电子学领域，并且具体地涉及功率半导体器件及其制造方法。

技术介绍

[0002]由于较厚的栅极氧化物，具有在5V至60V的范围内的最大额定电压的中压装置在每单位面积的驱动电流性能方面面临基本问题。尽管该问题已经在一定程度上通过漂移工程，诸如RESURF(减小的表面场)技术来解决，但是较长的沟道长度仍然贡献总电阻中相当大的部分，并因此影响驱动电流。同时，因为较厚的栅极氧化物和缺少成角度的倾斜的基线注入，在较老的技术节点中减小沟道长度是困难的。由于诸如栅极驱动器中的I/O(输入/输出)晶体管的功率半导体器件在很大程度上依赖于作为品质因数的驱动电流，因此用较小的管芯(芯片)占用空间来实现较高的电流受到高度关注。

技术实现思路

[0003]根据半导体器件的实施方式，半导体器件包括：绝缘体上硅(SOI)衬底；以及并联电耦接以形成功率晶体管的多个晶体管单元，其中，每个晶体管单元包括在SOI衬底的硅层中的具有第一导电类型的源极区、在硅层中的与具有第一导电类型相反并邻接源极区的具有第二导电类型的体区、被配置成控制体区内的沟道的栅极结构、在硅层中的具有第一导电类型的漏极区，以及在硅层中并将体区与漏极区横向分离的具有第一导电类型的漂移区，其中，每个栅极结构包括通过具有在20nm至60nm的范围内的厚度的栅极电介质与硅层分离的栅电极，其中，每个晶体管单元的沟道的有效长度在50nm至500nm的范围内，其中，功率晶体管具有在5V至60V的范围内的最大额定电压。
[0004]根据制造半导体器件的方法的实施方式，方法包括：将第一杂质类型的掺杂剂物质注入到绝缘体上硅(SOI)衬底的硅层的表面中以限定漂移区；形成栅极结构，栅极结构包括通过具有在20nm至60nm的范围内的厚度的栅极电介质与硅层分离的栅电极；在限定漂移区之后，将与第一杂质类型相反的第二杂质类型的掺杂剂物质相对于表面成角度地注入到硅层的表面中以限定在栅极结构的一部分下方延伸的体区；在注入第二杂质类型的掺杂剂物质之后，在至少900℃的温度下退火SOI衬底超过1分钟；以及将第一杂质类型的掺杂剂物质注入到硅层的表面中以限定邻近体区的源极区和通过漂移区与体区横向隔开的漏极区。
[0005]根据制造半导体器件的方法的另一实施方式，方法包括：将第一杂质类型的掺杂剂物质注入到绝缘体上硅(SOI)衬底的硅层的表面中以限定多个晶体管单元的漂移区；针对每个晶体管单元形成栅极结构，该栅极结构包括通过具有在20nm至60nm的范围内的厚度的栅极电介质与硅层分离的栅电极；在限定漂移区之后，将与第一杂质类型相反的第二杂质类型的掺杂剂物质相对于表面成角度地注入到硅层的表面中以针对每个晶体管单元限定在栅极结构的一部分下方延伸的体区；在注入第二杂质类型的掺杂剂物质之后，在至少900℃的温度下退火SOI衬底超过1分钟；将第一杂质类型的掺杂剂物质注入到硅层的表面
中，以针对每个晶体管单元限定邻近体区的源极区和通过漂移区与体区横向隔开的漏极区；以及并联电耦接晶体管单元以形成功率晶体管，其中，每个晶体管单元的有效沟道长度在50nm至500nm的范围内，其中，功率晶体管具有在5V至60V的范围内的最大额定电压。
[0006]本领域技术人员在阅读以下详细描述并查看附图后将认识到其他特征和优点。
附图说明
[0007]附图中的各元素不必相对于彼此成比例。相同的附图标记表示对应的相似部件。各种所示实施方式的特征可以组合，除非它们相互排斥。在附图中描绘了实施方式，并且在以下描述中对实施方式进行了详细描述。
[0008]图1A至图1D示出了制造功率半导体器件的方法的实施方式的局部截面图，功率半导体器件具有在20nm至60nm的范围内的栅极电介质厚度，在50nm至500nm的范围内的有效沟道长度，以及在5V至60V的范围内的最大额定电压。
[0009]图2A至图2D示出了制造功率半导体器件的方法的另一实施方式的局部截面图，功率半导体器件具有在20nm至60nm的范围内的栅极电介质厚度，在50nm至500nm的范围内的有效沟道长度，以及在5V至60V的范围内的最大额定电压。
[0010]图3A至图3F示出了在图1A至图1D所示出的方法期间在两个有源晶体管单元TC的区域中使用的注入掩模的局部俯视图。
[0011]图4A至图4F示出了在图2A至图2D所示出的方法期间在两个有源晶体管单元TC的区域中使用的注入掩模的局部俯视图。
具体实施方式
[0012]在本文中描述的实施方式提供了功率半导体器件和制造功率半导体器件的方法，功率半导体器件具有在5V至60V的范围内的最大额定电压以及在20nm至60nm的范围内的栅极电介质厚度、和在50nm至500nm的范围内的有效沟道长度，由于可以改善电流驱动能力和单元间距，因此产生了每单位面积更高的驱动电流。可以实现(i)例如在200nm至400nm的范围内的薄SOI(绝缘体上硅)、(ii)高能量、大角度倾斜注入和(iii)器件布局工程的组合，可以实现中压横向功率器件的极短沟道实现，即使中压横向功率器件具有相对厚的栅极电介质。与具有约12nm或更小的栅极氧化物厚度的亚微米技术节点相比，即使具有相对厚的栅极氧化物，例如在46nm+/
‑
20％的范围内，这样的中压器件也具有与Rdson(导通状态电阻)减小相结合的改善的器件电流性能。
[0013]下面参考附图描述功率半导体器件的示例性实施方式和对应的制造方法。
[0014]图1A至图1D示出了制造功率半导体器件的方法的实施方式的局部截面图，功率半导体器件具有在20nm至60nm的范围内的厚度的栅极电介质、长度在50nm至500nm的范围内的有效沟道长度，以及在5V至60V的范围内的最大额定电压。
[0015]图1A示出了绝缘体上硅(SOI)衬底100，绝缘体上硅(SOI)衬底100包括在诸如二氧化硅、蓝宝石等的电绝缘体104上的硅层102。在一个实施方式中，硅层102具有在200nm至400nm的范围内的厚度。处理晶片106可以支撑电绝缘体104和硅层102。
[0016]图1B示出了将第一杂质类型的掺杂剂物质108注入到SOI衬底100的硅层102的表面110中以限定功率晶体管的漂移区112。在n沟道功率晶体管的情况下，第一杂质类型是n
型(即负电荷载流子或电子)。在p沟道功率晶体管的情况下，第一杂质类型是p型(即正电荷载流子或空洞)。
[0017]根据图1A至图1D中示出的实施方式，在形成栅极结构之前限定漂移区112。由于使用SOI/隔离台面技术，漂移区112可以在该工艺的早期被限定，而在体(非SOI)技术中是不可行的。在体技术中，漂移延伸注入通常在栅电极的图案化之后执行。
[0018]在一个实施方式中，在硅层102的表面110上形成毯覆式(blanket)注入掩模，并且通过毯覆式注入掩模注入第一杂质类型的掺杂剂物质108以限定漂移区112。毯本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：绝缘体上硅衬底；以及多个晶体管单元，其被并联电耦接以形成功率晶体管，其中，每个晶体管单元包括：在所述绝缘体上硅衬底的硅层中的具有第一导电类型的源极区、在所述硅层中并邻接所述源极区的具有与所述第一导电类型相反的第二导电类型的体区、被配置成控制所述体区内的沟道的栅极结构、在所述硅层中的具有所述第一导电类型的漏极区，以及在所述硅层中并将所述体区与所述漏极区横向分离的具有所述第一导电类型的漂移区，其中，每个栅极结构包括栅电极，所述栅电极通过具有在20nm至60nm的范围内的厚度的栅极电介质而与所述硅层分离，其中，每个晶体管单元的沟道的有效长度在50nm至500nm的范围内，以及其中，所述功率晶体管具有在5V至60V的范围内的最大额定电压。2.根据权利要求1所述的半导体器件，其中，每个晶体管单元的沟道的有效长度在50nm至100nm的范围内。3.根据权利要求1所述的半导体器件，其中，每个晶体管单元的漂移区在所述体区与所述漏极区之间具有均匀的厚度。4.根据权利要求1所述的半导体器件，其中，所述硅层具有在200nm至400nm的范围内的厚度。5.根据权利要求1所述的半导体器件，其中，所述栅电极包括多晶硅并且具有在300nm至600nm的范围内的厚度，并且其中，所述栅极电介质包括氧化物并且具有在46nm上下浮动20％的范围内的厚度。6.一种制造半导体器件的方法，所述方法包括：将第一杂质类型的掺杂剂物质注入到绝缘体上硅衬底的硅层的表面中以限定漂移区；形成栅极结构，所述栅极结构包括栅电极，所述栅电极通过具有在20nm至60nm的范围内的厚度的栅极电介质而与所述硅层分离；在限定所述漂移区后，将与所述第一杂质类型相反的第二杂质类型的掺杂剂物质相对于所述表面成角度地注入到所述硅层的表面中，以限定在所述栅极结构的一部分之下延伸的体区；在注入所述第二杂质类型的掺杂剂物质之后，在至少900℃的温度下退火所述绝缘体上硅衬底超过1分钟；以及将所述第一杂质类型的掺杂剂物质注入到所述硅层的表面中，以限定邻近所述体区的源极区以及通过所述漂移区与所述体区横向分离的漏极区。7.根据权利要求6所述的方法，其中，将所述第一杂质类型的掺杂剂物质注入到所述硅层的表面中以限定所述漂移区包括：在形成所述栅极结构之前，在所述硅层的表面上形成毯覆式注入掩模，所述毯覆式注入掩模在所述硅层的有源区之上没有漂移图案；以及通过所述毯覆式注入掩模注入所述第一杂质类型的掺杂剂物质以限定所述漂移区。8.根据权利要求6所述的方法，其中，将所述第一杂质类型的掺杂剂物质注入到所述硅层的表面中以限定所述漂移区包括：
在形成所述栅极结构之前，在所述硅层的表面上形成图案化注入掩模，所述图案化注入掩模包括与沟道区相关联的沟道图案；以及通过所述图案化注入掩模注入所述第一杂质类型的掺杂剂物质以限定所述漂移区，其中，所述图案化注入掩模的沟道图案将所述沟道区与所述第一杂质类型的掺杂剂物质屏蔽开。9.根据权利要求6所述的方法，其中，在30分钟至45分钟的范围内维持在至少900℃的温度下的退火。10.根据权利要求6所述的方法，其中，将所述第二杂质类型的掺杂剂物质相对于所述表面成角度地注入到所述硅层的表面中包括：在所述硅层的表面上形成成角度注入掩模，所述成角度注入掩模屏蔽所述硅层的设置在所述栅极结构之下的面向漏极的部分，并且暴露所述硅层的设置在所述栅极结构之下的面向源极的部分；以及通过所述成角度注入掩模来注入所述第二杂质类型的掺杂剂物质，使得所述第二杂质类型的掺杂剂物质延伸到所述硅层的面向源极的部分中，但不延伸到所述硅层的面向漏极的部分。11.根据权利要求6所述的方...

【专利技术属性】
技术研发人员：马诺伊，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：