运用于非易失性存储器的感测元件制造技术

一种运用于非易失性存储器的感测元件，包括：一参考电路、二个开关、一感测电路与一判断电路。参考电路连接至第一节点。第一开关的第一端连接于第一节点，第一开关的控制端接收反相重置脉冲。第二开关的第一端连接至第一节点，第二开关的第二端接收接地电压，第二开关的控制端接收重置脉冲。感测电路连结于第一开关的第二端与第二节点之间。感测电路产生第一感测电流。判断电路连接至第二节点。判断电路接收第一感测电流，并根据第一感测电流产生输出数据。出数据。出数据。

【技术实现步骤摘要】
运用于非易失性存储器的感测元件


[0001]本专利技术是有关于一种感测元件(sensing device)，且特别是有关于一种运用于非易失性存储器(non
‑
volatile memory)的感测元件。

技术介绍

[0002]众所周知，非易失性存储器(non
‑
volatile memory)已经非常广泛的应用于各种电子产品。例如SD卡、固态硬碟(solid state drive，简称SSD)等等。基本上，在非易失性存储器内的存储器阵列(memory array)中包括多个存储单元(memory cell)。而每个存储单元中皆会有一个浮动栅极晶体管(floating gate transistor)。其中，浮动栅极晶体管中的浮动栅极(floating gate)可以储存热载子(hot carrier)，而根据热载子储存量的多寡即可决定该浮动栅极晶体管的储存状态。再者，浮动栅极晶体管也可称为储存晶体管(storage transistor)。
[0003]一般来说，当热载子注入浮动栅极晶体管后，浮动栅极晶体管的阈值电压(threshold voltage，简称V
T
)会根据热载子注入的数量而改变。因此，具有较高的阈值电压的浮动栅极晶体管需要较高的栅极电压(gate voltage)来开启(turn on)浮动栅极晶体管；反之，具有较低的阈值电压的浮动栅极晶体管则可以用较低的栅极电压来开启浮动栅极晶体管。
[0004]于非易失性存储器的编程周期(program cycle)时，可控制注入浮动栅极的热载子量，进而改变浮动栅极晶体管的阈值电压。而在感测周期(sense cycle)时，提供一读取电压(read voltage)至浮动栅极晶体管，便可以产生存储单元电流(cell current)，或称为读取电流(read current)。而根据存储单元电流的大小，即可得知该浮动栅极晶体管(亦即存储单元)的储存状态为开启状态(on state)或者关闭状态(off state)。
[0005]举例来说，当读取电压提供至具备低阈值电压的浮动栅极晶体管，则此浮动栅极晶体管会成为开启状态，进而产生较高的存储单元电流(cell current)。反之，当读取电压提供至具备高阈值电压的浮动栅极晶体管，则此浮动栅极晶体管会无法开启而成为关闭状态，进而产生近于零的存储单元电流。也就是说，在感测周期时，开启状态的存储单元产生较高的存储单元电流；而关闭状态的存储单元产生较低的存储单元电流。
[0006]当然，非易失性存储器中更需要提供一感测元件(sensing device)，用以接收存储单元产生的存储单元电流，并判断存储单元中的储存状态。
[0007]请参照第1图，其所绘示为已知感测元件示意图。感测元件100包括晶体管M1、晶体管M2、电流源(current source)110、运算放大器120与判断元件(judging element)130。
[0008]晶体管M1与运算放大器120连接形成一电压箝位电路(voltage clamping cicuit)，其中晶体管M1的漏极连接至数据线(data line，DL)以接收存储单元输出的存储单元电流Icell，晶体管M1的栅极连接至运算放大器120输出端，晶体管M1的源极接收接地电压GND。再者，运算放大器120的第一输入端接收一箝位电压(clamping voltage)V
CLP
，运算放大器120的第二输入端连接至晶体管M1的漏极。因此，当电压箝位电路正常运作状态
时，晶体管M1漏极上的数据线电压(data line voltage)V
DL
等于箝位电压V
CLP
。
[0009]电流源110连接于供应电压Vdd与判断节点(judging node)s之间，电流源110可产生一参考电流I
REF
。晶体管M2的漏极连接至判断节点s，晶体管M2的漏极接收参考电流I
REF
，晶体管M2的栅极连接至晶体管M1的栅极，晶体管M2的源极接收接地电压GND。其中，供应电压Vdd大于箝位电压V
CLP
，箝位电压V
CLP
大于接地电压GND。例如，供应电压Vdd为3.3V～5V，箝位电压V
CLP
为0.2V～0.4V。
[0010]再者，判断元件130的输入端连接至判断节点s用以接收判断节点上的判断电压(judging voltage)V
JUDGE
，判断元件130的输出端产生输出数据Dout。举例来说，判断元件130包括逻辑缓冲器(logic buffer)132、134，串接于判断元件130的输入端与输出端之间。因此，在感测周期时，可根据判断元件130的输出数据Dout来判断存储单元为开启状态或者关闭状态。其中，每一个逻辑缓冲器132、134可利用二个非门(NOT gate)串接而成。
[0011]在感测周期时，数据线DL会连接至存储单元并且接收存储单元电流Icell。当数据线DL上的存储单元电流Icell大于参考电流I
REF
时，判断电压V
JUDGE
会被下拉(pull down)至接地电压GND，因此判断元件130输出第一逻辑电平(例如逻辑低电平)的输出数据Dout，代表存储单元为开启状态(on state)。反之，当数据线DL上的存储单元电流Icell小于参考电流I
REF
时，判断电压V
JUDGE
会被上拉(pull up)至供应电压Vdd，因此判断元件130输出第二逻辑电平(例如逻辑高电平)的输出数据Dout，代表存储单元为关闭状态(off state)。
[0012]由以上的说明可知，感测元件100可根据存储单元产生的存储单元电流Icell来判断该存储单元的储存状态。
[0013]然而，已知感测元件100有其缺陷。如上所述，感测元件100的运算放大器120连接至数据线DL。由于运算放大器120连接成一负反馈放大器(negative feedback amplifier)，放大器的高增益(high gain)也会将噪声放大，并影响判断节点s的判断电压V
JUDGE
。举例来说，放大器将接地端噪声(ground noise)放大，造成判断节点s的判断电压V
JUDGE
不稳定，使得判断元件130误判。

技术实现思路

[0014]本专利技术是有关于一种运用于非易失性存储器的一感测元件，该非易失性存储器包括一存储单元，于一感测周期时，该存储单元连接至一数据线，该感测元件包括：一第一电流源，该第一电流源连接于一供应电压与一第一节点之间，该第一电流源产生一参考电流；一第一电流镜，该第一电流镜的一输入端连接至该第一节点，该电流镜的一镜射端连接至一第二节点，且该第二节点连接至该数据线；一第一开关，该第一开关的一第一端连接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种运用于非易失性存储器的感测元件，该非易失性存储器包括存储单元，在感测周期时，该存储单元连接至数据线，该感测元件包括：第一电流源，该第一电流源连接于供应电压与第一节点之间，该第一电流源产生参考电流；第一电流镜，该第一电流镜的输入端连接至该第一节点，该电流镜的镜射端连接至第二节点，且该第二节点连接至该数据线；第一开关，该第一开关的第一端连接至该第二节点，该第一开关的控制端接收反相重置脉冲；第二开关，该第二开关的第一端连接至该第二节点，该第二开关的第二端接收接地电压，该第二开关的控制端接收重置脉冲；第一晶体管，该第一晶体管的漏极连接至第三节点，该第一晶体管的源极连接至该第一开关的第二端，该第一晶体管的栅极接收箝位电压；第二电流镜，该第二电流镜的输入端连接至该第三节点，该第二电流镜的镜射端连接至第四节点；第三电流镜，该第三电流镜的输入端连接至该第四节点，该第三电流镜的镜射端连接至判断节点；第二电流源，该第二电流源连接于该供应电压与该判断节点之间，该第二电流源产生判断电流；以及判断元件，该判断元件的输入端连接至判断节点，该判断元件的输出端产生输出数据。2.如权利要求1所述的感测元件，其中该第一电流镜包括：第二晶体管，该第二晶体管的漏极连接至该第一节点，该第二晶体管的栅极连接至该第一节点，该第二晶体管的源极接收该接地电压；以及第三晶体管，该第三晶体管的漏极连接至该第二节点，该第三晶体管的栅极连接至该第一节点，该第三晶体管的源极接收该接地电压。3.如权利要求1所述的感测元件，其中该第二电流镜包括：第二晶体管，该第二晶体管的漏极连接至该第三节点，该第二晶体管的栅极连接至该第三节点，该第二晶体管的源极接收该供应电压；以及第三晶体管，该第三晶体管的漏极连接至该第四节点，该第三晶体管的栅极连接至该第三节点，该第三晶体管的源极接收该供应电压。4.如权利要求1所述的感测元件，其中该第三电流镜包括：第二晶体管，该第二晶体管的漏极连接至该第四节点，该第二晶体管的栅极连接至该第四节点，该第二晶体管的源极接收该接地电压；以及第三晶体管，该第三晶体管的漏极连接至该判断节点，该第三晶体管的栅极连接至该第四节点，该第三晶体管的源极接收该接地电压。5.如权利要求1所述的感测元件，其中该判断元件包括：比较器，该比较器的第一输入端连接至该判断节点，该比较器的第二输入端接收比较电压，该比较器的输出端产生该输出数据，其中该比较电压大于该接地电压，且该比较电压小于该供应电压。6.如权利要求1所述的感测元件，还包括电压箝位电路，包括：
第三电流源，该第三电流源连接于该供应电压与第五节点之间，该第三电流源产生偏压电流，且该第五节点的电压为该箝位电压；第二晶体管，该第二晶体管的漏极连接至该第五节点，该第二晶体管的源极接收该接地电压；以及运算放大器，该运算放大器的第一输入端接收控制电压，该运算放大器的第二输入端连接至该第五节点，该运算放大器的输出端连接至该第二晶体管的栅极。7.如权利要求1所述的感测元件，还包括电压箝位电路，包括：第三电流源，该第三电流源连接于该供应电压与第五节点之间，该第三电流源产生偏压电流，且该第五节点的电压为该箝位电压；第二晶体管，该第二晶体管的漏极连接至该第五节点，该第二晶体管的栅极连接至该第五节点，该第二晶体管的源极接收第六节点；第三晶体管，该第三晶体管的漏极连接至该第六节点，该第三晶体管的源极接收该接地电压；以及运算放大器，该运算放大器的第一输入端接收控制电压，该运算放大器的第二输入端连接至该第六节点，该运算放大器的输出端连接至该第三晶体管的栅极。8....

【专利技术属性】
技术研发人员：张哲维，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：