天线整合式封装结构及其制造方法技术

本发明专利技术提供一种天线整合式封装结构，其包括芯片、线路结构、遮蔽体、密封体、第一天线层、介电体以及第二天线层。线路结构电连接于芯片。遮蔽体位于线路结构上且具有容置空间。芯片位于遮蔽体的容置空间内。密封体位于线路结构上且包覆芯片。第一天线层位于线路结构上且电连接于线路结构。介电体位于密封体上。第二天线层位于介电体上。一种天线整合式封装结构的制造方法亦被提供。的制造方法亦被提供。的制造方法亦被提供。

【技术实现步骤摘要】
天线整合式封装结构及其制造方法


[0001]本专利技术涉及一种封装结构及其制造方法，尤其涉及一种天线整合式封装结构及其制造方法。

技术介绍

[0002]随着科技进步，电子产品的功能越来越丰富，例如是目前的行动通讯装置，为了在一台行动通讯装置中配置不同功能的电子组件，各个电子组件的尺寸都要很小，才有办法将所有电子组件都配置于符合轻、薄概念的行动通讯装置中。
[0003]现有的电子组件中的天线与芯片封装结构分开，且天线需通过电路板上的线路而与封装结构中的芯片电连接，导致整个电子组件的体积难以缩小，因此，目前亟需一种解决上述问题的方法。

技术实现思路

[0004]本专利技术是针对一种天线整合式封装结构及其制造方法，其体积可以较小且具有较好的质量。
[0005]根据本专利技术的实施例，天线整合式封装结构包括芯片、线路结构、遮蔽体、密封体、第一天线层、介电体以及第二天线层。线路结构电连接于芯片。遮蔽体位于线路结构上且具有容置空间。芯片位于遮蔽体的容置空间内。密封体位于线路结构上且包覆芯片。第一天线层位于线路结构上且电连接于线路结构。介电体位于密封体上。第二天线层位于介电体上。
[0006]根据本专利技术的实施例，天线整合式封装结构的制造方法包括以下步骤：形成线路结构；配置芯片于线路结构上，以与线路结构电连接；形成遮蔽体于线路结构上，其中遮蔽体具有容置空间，且芯片位于遮蔽体的容置空间内；形成密封体于线路结构上，以包覆芯片；形成第一天线层于线路结构，以与线路结构电连接；形成介电体于密封体上；以及形成第二天线层于介电体上。
[0007]基于上述，本专利技术的天线整合式封装结构及其制造方法，可以使其体积可以较小且具有较好的质量。
附图说明
[0008]图1A至图1F是依照本专利技术的第一实施例的一种天线整合式封装结构的部分制造方法的部分剖视示意图；
[0009]图1G是依照本专利技术的第一实施例的一种天线整合式封装结构的部分上视示意图；
[0010]图2是依照本专利技术的第二实施例的一种天线整合式封装结构的部分制造方法的部分剖视示意图；
[0011]图3是依照本专利技术的第三实施例的一种天线整合式封装结构的部分制造方法的部分剖视示意图。
[0012]附图标记说明
[0013]100、200、300：天线整合式封装结构；
[0014]110：芯片；
[0015]110a：主动面；
[0016]110b：背面；
[0017]111：连接垫；
[0018]112：导电凸块；
[0019]113：钝化层；
[0020]120：线路结构；
[0021]121、123：导电层；
[0022]122：绝缘层；
[0023]130：遮蔽体；
[0024]131：容置空间；
[0025]134：导电件或第一导电部分；
[0026]135：第二导电部分；
[0027]140、142、142a、142b、142c：导电件；
[0028]140b：上表面；
[0029]148：支撑件；
[0030]150：导电层；
[0031]156、356：第一天线层；
[0032]177：介电体；
[0033]160：导电层；
[0034]165：遮蔽层；
[0035]166：第二天线层；
[0036]174：密封体；
[0037]174a、174b：密封表面；
[0038]180：导电端子；
[0039]183：接地端子；
[0040]91：载板；
[0041]92：离型层。
具体实施方式
[0042]现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同标记在附图和描述中用来表示相同或相似部分。
[0043]除非另有明确说明，本文所使用的方向用语(例如，上、下、左、右、前、后、顶部、底部)仅作为参看所绘附图使用且不意欲暗示绝对定向。
[0044]除非另有明确说明，否则本文所述任何方法绝不意欲被解释为要求按特定顺序执行其步骤。
[0045]参照本实施例的附图以更全面地阐述本专利技术。然而，本专利技术亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层或区域的厚度、尺寸或大小会为了清
楚起见而放大。
[0046]图1A至图1F是依照本专利技术的第一实施例的一种芯片封装结构的部分制造方法的部分剖视示意图。
[0047]请参照图1A，形成线路结构120于载板91上。本专利技术对于载板91并无特别的限制，只要载板91可以适于承载形成于其上膜层或配置于其上的组件即可。
[0048]在一实施例中，载板91上可以具有离型层92，但本专利技术不限于此。离型层92可以包括光热转换(light to heat conversion；LTHC)黏着层或其他适宜的膜层。
[0049]在本实施例中，线路结构120可以包括绝缘层122以及导电层121。导电层121可以构成对应的线路。线路的版图设计(layout design)可以依据需求而加以调整，于本专利技术并不加以限制。举例而言，于线路结构120的线路中，在附图上未相连的部分可能会通过其他未示出处和/或其他的导电组件而加以电连接。
[0050]在本实施例中，线路结构120可以通过一般常用的半导体工艺(如：沉积工艺、光刻工艺和/或蚀刻工艺)形成，故于此不加以赘述。
[0051]在一实施例中，线路结构120可以被称为重布线路结构，但本专利技术不限于此。
[0052]在一实施例中，最顶的导电层123(即，导电层121中最远离载板91的该层)可以位于最顶的绝缘层122上，且最顶的导电层123中的一部分可以嵌入最顶的绝缘层122。
[0053]在一未示出的实施例中，最顶的绝缘层122可以具有多个开口，且开口可以暴露出最远离载板91的导电层121。
[0054]请继续参照图1A，形成导电件140于线路结构120上。至少部分的导电件140可以电连接于最顶的导电层123中对应的部分。导电件140可以包括柱状导电件142及框型导电件134。在一实施例中，框型导电件134可以包括框型区及从前述框型区向外延伸的其他区域。换句话说，框型导电件134只要具有可使一对象(如：类似于后续图1B中所述的芯片110；但不限)可置于其内的区域即可，本专利技术对于框型导电件134的外观并未加以特别的限制。
[0055]在一实施例中，导电件140可以包括预先成型(pre
‑
formed)的导电件。举例而言，导电件140可以包括预先成型的导电柱(pre
‑
formed conductive pillar)或预先成型的导电框(pre
‑
formed conductive frame)，但本专利技术不限于此。
[0056]在一实施例中，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种天线整合式封装结构，包括：芯片；线路结构，电连接于所述芯片；遮蔽体，位于所述线路结构上且具有容置空间，其中所述芯片位于所述遮蔽体的所述容置空间内；密封体，位于所述线路结构上且包覆所述芯片；第一天线层，位于所述线路结构上且电连接于所述线路结构；介电体，位于所述密封体上；以及第二天线层，位于所述介电体上。2.根据权利要求1所述的天线整合式封装结构，其中所述遮蔽体包括：第一导电部分，贯穿所述密封体且围绕所述芯片；以及第二导电部分，位于所述密封体上且重叠于所述芯片，其中所述第一导电部分与所述第二导电部分电连接，且所述第一导电部分与所述第二导电部分构成所述容置空间。3.根据权利要求2所述的天线整合式封装结构，其中所述第一天线层与所述第二导电部分为相同的膜层。4.根据权利要求2所述的天线整合式封装结构，还包括：导电连接件，贯穿所述密封体，其中：所述第一天线层通过所述导电连接件电连接至所述线路结构；且所述第一导电部分的材质与厚度相同于所述导电连接件的材质与厚度。5.根据权利要求4所述的天线整合式封装结构，还包括...

【专利技术属性】
技术研发人员：张简上煜，林南君，徐宏欣，
申请(专利权)人：力成科技股份有限公司，
类型：发明
国别省市：