存储器件的晶体管应力释放方法技术

本发明专利技术公开了一种存储器件的晶体管应力释放方法，属于半导体制造领域，包括：在埋入式单元阵列晶体管的制造工艺形成过程中，沉积SiBN薄膜；在具体实施中，可以通过原子层沉积方式沉积SiBN薄膜的方法，以及采用除SiH2Cl2之外，还包含SiCl4、Si2Cl6和SiH4中的任一种沉积SiBN薄膜沉积的源极。本发明专利技术能使晶体管的薄膜减小应力，提高电子迁移率，利于后续工艺。利于后续工艺。利于后续工艺。

【技术实现步骤摘要】
存储器件的晶体管应力释放方法


[0001]本专利技术涉及半导体
，更为具体的，涉及一种存储器件的晶体管应力释放方法。

技术介绍

[0002]存储器产品在变收缩的同时，单元晶体管会变成掩埋形态。以及浅槽隔离结构和晶体管在变深的同时，晶圆正面的图案化差异和背面的应力差异持续变大，特别是正面的应力持续变形为拉伸形态，出现埋入式晶体管的剖面诱发不良和源极与漏极之间电子的流动性变低的现象。

技术实现思路

[0003]本专利技术的目的在于克服现有技术的不足，提供一种存储器件的晶体管应力释放方法，能使晶体管的薄膜减小应力，提高电子迁移率，利于后续工艺。
[0004]本专利技术的目的是通过以下方案实现的：
[0005]一种存储器件的晶体管应力释放方法，包括步骤：在埋入式单元阵列晶体管的制造工艺形成过程中，沉积有SiBN薄膜。
[0006]进一步地，沉积SiBN薄膜的方法是通过原子层沉积方式，在低压下给SiN薄膜掺杂硼杂质。
[0007]进一步地，用于SiBN薄膜沉积的源极除SiH2Cl2之外，还包含SiCl4、Si2Cl6和SiH4中的任一种。
[0008]进一步地，沉积SiBN薄膜的过程中，反应物除了NH3之外，还包含氮系列的气体源中的任一种。
[0009]进一步地，硼杂质除了BCl3之外，还包含B2H6、BF3系列中的任一种。
[0010]进一步地，沉积SiBN薄膜的方式包括使用等离子体的方式和/或使用热激发的方式。
[0011]进一步地，沉积SiBN薄膜的压力通过全开原子层沉积方式时的流动气体时，压力范围设定在为15pa～40pa之间。
[0012]进一步地，当使用热激发的方式时，控制温度的范围在500～700℃之间。
[0013]本专利技术的有益效果包括：
[0014]本专利技术能使晶体管的薄膜减小应力，提高电子迁移率，利于后续工艺。
附图说明
[0015]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0016]图1为现有埋入式单元阵列晶体管的形成过程示意图；
[0017]图2为薄膜产生应力形变示意图；
[0018]图3为薄膜产生严重应力的形变示意图；
[0019]图4为应用本专利技术的方法的工作过程示意图。
具体实施方式
[0020]本说明书中所有实施例公开的所有特征，或隐含公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合和/或扩展、替换。
[0021]下面根据附图1～图4，对本专利技术的技术问题、技术构思、工作原理、工作过程和有益效果作进一步详细、充分地说明。
[0022]存储器件产品在形变的同时，单元晶体管也会形变。以及在制造的浅槽隔离结构和晶体管形变的同时，晶圆正面的图案化差异和背面的应力差异持续变大，特别是正面应力持续变形成了拉伸形态。本专利技术提供的方案，即是为了将该应力最大限度地释放，使在金属膜沉积后进行封盖的薄膜能够尽量实现最小化的薄膜应力释放方法。
[0023]本专利技术要解决的技术问题：现有存储器件的埋入式单元阵列晶体管(BCAT，Buried Cell Array Transistor)的形成工艺过程如下：如图1所示，对单元栅氧化物进行沉积，后续再对金属层进行沉积，以及进行金属层背面刻蚀。然后，再通过封盖的形式对氮化膜进行沉积，最后在氮化膜上进行再蚀刻，得到最终轮廓形状。如图2所示，通过持续的薄膜沉积过程，受到拉伸形态的应力作用，特别是氮化物有很大的拉伸。
[0024]现有SiN薄膜沉积的反应过程：3SiH2Cl2+4NH3
‑‑‑‑
>Si3N4+6HCl
↑
+6H2
↑
。
[0025]氮化硅薄膜是拉伸倾向很强的薄膜，如图3所示。晶体管的形状因为应力导致物理结构上发生变形。在应力严重时，导致电子流动性降低。在实际测试中，当拉伸应力达到135Mpa以上，介电常数值为7.0。
[0026]本专利技术的工作原理和工作过程：
[0027]具体的，如图4所示，本专利技术设计如下反应过程：
[0028]采用原子层沉积工艺(Two Parallel Reaction)：SiH2Cl2+NH3+BCl3
‑‑‑‑
>SiBN+5HCl
↑
。在实际测试中，当拉伸应力在120Mpa以下，介电常数4.4～5.0，效果明显优于现有技术。
[0029]应用BCAT CappngSiBN时，由于应力缓和(较小张力)电子迁移率增加，导致漏极电流Id增加，结果Cell Current增加，可以看到增大激发面积的效果，漏极电流Id和电子移动速率成比例关系。
[0030][0031]W为表示通道宽度(m)；
[0032]U为电子流动速率(m^2/Vs):每秒有1V电压差时，离子的移动距离；
[0033]Vg为栅极电压(V)；
[0034]Vd为漏极电压(V)；
[0035]Cox为氧化层电容(F/m^2)；
[0036]E为激活能量(J)；
[0037]k为玻尔兹曼常数(J/K)；
[0038]T为温度(K)。
[0039]本专利技术能使现有的SiN薄膜减小应力，提高电子流动性，利于后续工艺。
[0040]实施例
[0041]本专利技术实施例提供一种存储器件的晶体管应力释放方法，包括步骤：在埋入式单元阵列晶体管的制造工艺形成过程中，沉积有SiBN薄膜。
[0042]在实际应用时，可选的实施方案之一，沉积SiBN薄膜的方法是通过原子层沉积方式，在低压下给SiN薄膜掺杂硼杂质。
[0043]在实际应用时，可选的实施方案之一，用于SiBN薄膜沉积的源极除SiH2Cl2之外，还包含SiCl4、Si2Cl6和SiH4中的任一种。
[0044]在实际应用时，可选的实施方案之一，沉积SiBN薄膜的过程中，反应物除了NH3之外，还包含氮系列的气体源中的任一种。
[0045]在实际应用时，可选的实施方案之一，硼杂质除了BCl3之外，还包含B2H6、BF3系列中的任一种。
[0046]在实际应用时，可选的实施方案之一，沉积SiBN薄膜的方式包括使用等离子体的方式和/或使用热激发的方式。
[0047]在实际应用时，可选的实施方案之一，沉积SiBN薄膜的压力通过全开原子层沉积方式时的流动气体时，压力范围设定在为15pa～40pa之间。
[0048]在实际应用时，可选的实施方案之一，当使用热激发的方式时，控制温度的范围在500～700℃之间。
[0049]本专利技术未涉及部分均与现有技术相同或可采用本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器件的晶体管应力释放方法，其特征在于，包括步骤：在埋入式单元阵列晶体管的制造工艺形成过程中，沉积SiBN薄膜。2.根据权利要求1所述的一种存储器件的晶体管应力释放方法，其特征在于，沉积SiBN薄膜的方法是通过原子层沉积方式，在低压下给SiN薄膜掺杂硼杂质。3.根据权利要求2所述的一种存储器件的晶体管应力释放方法，其特征在于，用于SiBN薄膜沉积的源极除SiH2Cl2之外，还包含SiCl4、Si2Cl6和SiH4中的任一种。4.根据权利要求2所述的一种存储器件的晶体管应力释放方法，其特征在于，沉积SiBN薄膜的过程中，反应物除了NH3之外，还包含氮系列的气体源中的任一种...

【专利技术属性】
技术研发人员：李相遇，徐祯秀，安重镒，
申请(专利权)人：成都高真科技有限公司，
类型：发明
国别省市：