驱动电路、显示装置制造方法及图纸

本申请提供了一种驱动电路、显示装置，涉及显示技术领域。该驱动电路，包括：级联设置的多个驱动单元，所述驱动单元与至少一行子像素电连接，所述驱动单元包括：起始行控制模块，被配置能够在所述起始行指定信号线输出的起始行指定信号的控制下，指定其中一行所述子像素为切换起始行；锁存模块，被配置为能够锁存所述起始行指定信号；起始行触发模块，被配置为能够在所述触发信号线输出的触发信号的控制下，触发所述切换起始行开始扫描；这样，在不需要全屏显示或显示装置电量较低的情况下，可以实现从任一切换起始行开始扫描，使得部分子像素的数据不更新，实现了局部显示的同时降低了显示的功耗，延长了显示装置的待机时间。延长了显示装置的待机时间。延长了显示装置的待机时间。

【技术实现步骤摘要】
驱动电路、显示装置


[0001]本申请涉及显示
，尤其涉及一种驱动电路、显示装置。

技术介绍

[0002]随着显示技术的快速发展，电子产品更新换代极快，且朝着轻薄化、精细化和超长待机的趋势发展，为了提高客户的体验，现有的电子产品对待机时间的要求更长，当前的显示产品的驱动电路很难满足低功耗的要求。
[0003]目前，亟需提供一种驱动能力强、功耗低、待机时间长的显示装置，以满足行业的发展需求。

技术实现思路

[0004]本申请的实施例采用如下技术方案：
[0005]第一方面，提供了一种驱动电路，包括：级联设置的多个驱动单元，所述驱动单元与至少一行子像素电连接，所述驱动单元包括：
[0006]起始行控制模块，分别与本级所述驱动单元的第一信号输出端、起始行指定信号线和第一节点电连接，被配置能够在所述起始行指定信号线输出的起始行指定信号的控制下，指定其中一行所述子像素为切换起始行；
[0007]锁存模块，分别与所述起始行指定信号线、复位信号线、第一电平信号线、第二电平信号线、所述第一节点和第二节点电连接，被配置为能够锁存所述起始行指定信号；
[0008]起始行触发模块，分别与所述第二节点、触发信号线、所述第二电平信号线和第三节点电连接，被配置为能够在所述触发信号线输出的触发信号的控制下，触发所述切换起始行开始扫描。
[0009]在本申请的一些实施例中，所述驱动单元还包括：
[0010]信号输入模块，分别与第一控制信号线和第二控制信号线电连接，被配置为在所述第一控制信号线和所述第二控制信号线输出的信号的共同控制下，向所述切换起始行输入使能信号，并控制所述驱动电路从所述切换起始行开始，沿所述子像素行数减小的方向或所述子像素行数增大的方向扫描。
[0011]在本申请的一些实施例中，所述驱动单元还包括：
[0012]结束行控制模块，分别与所述第三节点、所述信号输入模块、结束行指定信号线、所述第二电平信号线和第五节点电连接，被配置为在所述信号输入模块输出的所述使能信号、所述第三节点位置处的信号以及所述结束指定信号线输入的结束行指定信号的控制下，指定多行子像素中的其中一行为切换结束行。
[0013]在本申请的一些实施例中，所述驱动单元还包括：
[0014]移位寄存器模块，分别与所述第五节点、第一时钟信号线、第二时钟信号线、所述复位信号线、所述第二电平信号线以及所述驱动单元的所述第一信号输出端和第二信号输出端电连接，被配置为在所述第五节点位置处的信号、所述第一时钟信号线输入的第一时
钟信号和所述第二时钟信号线输入的第二时钟信号的共同控制下，实现所述切换起始行到所述切换结束行之间的逐行扫描。
[0015]在本申请的一些实施例中，所述信号输入模块包括正扫输入子模块和反扫输入子模块；所述正扫输入子模块和所述反扫输入子模块连接在一起并与所述结束行控制模块电连接；
[0016]所述正扫输入子模块分别与正扫信号线、所述第一控制信号线和所述第二控制信号线电连接，被配置为在所述第一控制信号线输入的第一控制信号和所述第二控制信号线输入的第二控制信号的共同控制下，输出所述正扫信号线传输的正扫信号；
[0017]所述反扫输入子模块分别与反扫信号线、所述第一控制信号线和所述第二控制信号线电连接，被配置为在所述第一控制信号线输入的第一控制信号和所述第二控制信号线输入的第二控制信号的共同控制下，输出所述反扫信号线传输的反扫信号；
[0018]其中，所述结束行控制模块被配置为能够接收所述正扫信号或所述反扫信号，所述正扫信号被配置为能够控制所述驱动电路从所述切换起始行开始，沿所述子像素行数增大的方向扫描，所述反扫信号被配置为能够控制所述驱动电路从所述切换起始行开始，沿所述子像素行数减小的方向扫描。
[0019]在本申请的一些实施例中，所述起始行控制模块包括第一与非门子电路和第一反相器；
[0020]本级所述驱动单元的第一信号输出端和所述起始行指定信号线分别与所述第一与非门子电路的两个输入端电连接，所述第一反相器的输入端和所述第一与非门子电路的输出端电连接，所述第一反相器的输出端和所述第一节点电连接。
[0021]在本申请的一些实施例中，所述锁存模块包括第一晶体管、第一或非门子电路、第二晶体管、第三晶体管和第四晶体管；
[0022]所述第一晶体管的栅极与所述复位信号线电连接，所述第一晶体管的源极与所述起始行指定信号线电连接，所述第一晶体管的漏极分别与所述第一或非门子电路的一个输入端和所述第二节点电连接；
[0023]所述第一或非门子电路的两个输入端分别与所述第一节点和所述第二节点电连接，所述第一或非门子电路的输出端分别与所述第三晶体管的栅极和所述第四晶体管的栅极电连接；
[0024]所述第二晶体管的栅极与所述复位信号线电连接，所述第二晶体管的源极与所述第一电平信号线电连接，所述第二晶体管的漏极与所述第三晶体管的源极电连接；
[0025]所述第三晶体管的漏极、所述第四晶体管的源极以及所述第二节点电连接在一起，所述第四晶体管的漏极与所述第二电平信号线电连接。
[0026]在本申请的一些实施例中，所述起始行触发模块包括第二反相器、第一传输门和第五晶体管；
[0027]所述第二反向器的输入端与所述第二节点电连接，所述第二反相器的输出端分别与所述第五晶体管的栅极和所述第一传输门的第一控制端电连接；
[0028]所述第一传输门的第二控制端与所述第二节点电连接，所述第一传输门的输入端与所述触发信号线电连接，所述第一传输门的输出端与所述第三节点电连接；
[0029]所述第五晶体管的源极与所述第二电平信号线电连接，所述第五晶体管的漏极与
所述第三节点电连接。
[0030]在本申请的一些实施例中，所述正扫输入子模块包括第二传输门，所述反扫输入子模块包括第三传输门；
[0031]所述第二传输门的第一控制端与所述第一控制信号线电连接，所述第二传输门的第二控制端与所述第二控制信号线电连接，所述第二传输门的输入端与所述正扫信号线电连接，所述第二传输门的输出端与所述结束行控制模块连接；
[0032]所述第三传输门的第一控制端与所述第二控制信号线电连接，所述第三传输门的第二控制端与所述第一控制信号线电连接，所述第三传输门的输入端与所述反扫信号线电连接，所述第三传输门的输出端与所述结束行控制模块连接；
[0033]所述第二传输门的输出端与所述第三传输门的输出端连接。
[0034]在本申请的一些实施例中，所述结束行控制模块包括第三反相器、第四传输门、第六晶体管、第二或非门子电路和第四反相器；
[0035]所述第三反相器的输入端与所述结束行指定信号线和所述第六晶体管的栅极电连接，所述第三反相器的输出端与所述第四传输门的第二控制端电连接；
[0036]所述第四传输门的第一控制端与所述第三反相器的输入端电连接，所述第四传输门的输入端与所述信号输入模块本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动电路，其中，包括：级联设置的多个驱动单元，所述驱动单元与至少一行子像素电连接，所述驱动单元包括：起始行控制模块，分别与本级所述驱动单元的第一信号输出端、起始行指定信号线和第一节点电连接，被配置能够在所述起始行指定信号线输出的起始行指定信号的控制下，指定其中一行所述子像素为切换起始行；锁存模块，分别与所述起始行指定信号线、复位信号线、第一电平信号线、第二电平信号线、所述第一节点和第二节点电连接，被配置为能够锁存所述起始行指定信号；起始行触发模块，分别与所述第二节点、触发信号线、所述第二电平信号线和第三节点电连接，被配置为能够在所述触发信号线输出的触发信号的控制下，触发所述切换起始行开始扫描。2.根据权利要求1所述的驱动电路，其中，所述驱动单元还包括：信号输入模块，分别与第一控制信号线和第二控制信号线电连接，被配置为在所述第一控制信号线和所述第二控制信号线输出的信号的共同控制下，向所述切换起始行输入使能信号，并控制所述驱动电路从所述切换起始行开始，沿所述子像素行数减小的方向或所述子像素行数增大的方向扫描。3.根据权利要求2所述的驱动电路，其中，所述驱动单元还包括：结束行控制模块，分别与所述第三节点、所述信号输入模块、结束行指定信号线、所述第二电平信号线和第五节点电连接，被配置为在所述信号输入模块输出的所述使能信号、所述第三节点位置处的信号以及所述结束指定信号线输入的结束行指定信号的控制下，指定多行子像素中的其中一行为切换结束行。4.根据权利要求3所述的驱动电路，其中，所述驱动单元还包括：移位寄存器模块，分别与所述第五节点、第一时钟信号线、第二时钟信号线、所述复位信号线、所述第二电平信号线以及所述驱动单元的所述第一信号输出端和第二信号输出端电连接，被配置为在所述第五节点位置处的信号、所述第一时钟信号线输入的第一时钟信号和所述第二时钟信号线输入的第二时钟信号的共同控制下，实现所述切换起始行到所述切换结束行之间的逐行扫描。5.根据权利要求4所述的驱动电路，其中，所述信号输入模块包括正扫输入子模块和反扫输入子模块；所述正扫输入子模块和所述反扫输入子模块连接在一起并与所述结束行控制模块电连接；所述正扫输入子模块分别与正扫信号线、所述第一控制信号线和所述第二控制信号线电连接，被配置为在所述第一控制信号线输入的第一控制信号和所述第二控制信号线输入的第二控制信号的共同控制下，输出所述正扫信号线传输的正扫信号；所述反扫输入子模块分别与反扫信号线、所述第一控制信号线和所述第二控制信号线电连接，被配置为在所述第一控制信号线输入的第一控制信号和所述第二控制信号线输入的第二控制信号的共同控制下，输出所述反扫信号线传输的反扫信号；其中，所述结束行控制模块被配置为能够接收所述正扫信号或所述反扫信号，所述正扫信号被配置为能够控制所述驱动电路从所述切换起始行开始，沿所述子像素行数增大的方向扫描，所述反扫信号被配置为能够控制所述驱动电路从所述切换起始行开始，沿所述子像素行数减小的方向扫描。
6.根据权利要求1所述的驱动电路，其中，所述起始行控制模块包括第一与非门子电路和第一反相器；本级所述驱动单元的第一信号输出端和所述起始行指定信号线分别与所述第一与非门子电路的两个输入端电连接，所述第一反相器的输入端和所述第一与非门子电路的输出端电连接，所述第一反相器的输出端和所述第一节点电连接。7.根据权利要求1所述的驱动电路，其中，所述锁存模块包括第一晶体管、第一或非门子电路、第二晶体管、第三晶体管和第四晶体管；所述第一晶体管的栅极与所述复位信号线电连接，所述第一晶体管的源极与所述起始行指定信号线电连接，所述第一晶体管的漏极分别与所述第一或非门子电路的一个输入端和所述第二节点电连接；所述第一或非门子电路的两个输入端分别与所述第一节点和所述第二节点电连接，所述第一或非门子电路的输出端分别与所述第三晶体管的栅极和所述第四晶体管的栅极电连接；所述第二晶体管的栅极与所述复位信号线电连接，所述第二晶体管的源极与所述第一电平信号线电连接，所述第二晶体管的漏极与所述第三晶体管的源极电连接；所述第三晶体管的漏极、所述第四晶体管的源极以及所述第二节点电连接在一起，所述第四晶体管的漏极与所述第二电平信号线电连接。8.根据权利要求1所述的驱动电路，其中，所述起始行触发模块包括第二反相器、第一传输门和第五晶体管；所述第二反向器的输入端与所述第二节点电连接，所述第二反相器的输出端分别与所述第五晶体管的栅极和所述第一传输门的第一控制端电连接；所述第一传输门的第二控制端与所述第二节点电连接，所述第一传输门的输入端与所述触发信号线电连接，所述第一传输门的输出端与所述第三节点电连接；所述第五晶体管的源极与所述第二电平信号线电连接，所述第五晶体管的漏极与所述第三节点电连接。9.根据权利要求5所述的驱动电路，其中，所述正扫输入子模块包括第二传输门，所述反扫输入子模块包括第三传输门；所述第二传输门的第一控制端与所述第一控制信号线电连接，所述第二传输门的第二控制端与所述第二控制信号线电连...

【专利技术属性】
技术研发人员：刘鹏，刘白灵，冯京，吴刘，王志冲，苌川川，张迁，刘栋，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：