一种沟槽式肖特基二极管制备方法及沟槽式肖特基二极管技术

本申请实施例提供了一种沟槽式肖特基二极管制备方法及沟槽式肖特基二极管，采用第一氧化硅层和掩蔽膜等多层膜结构作为沟槽掩蔽膜，在进行栅氧化过程中，采用硅局部氧化工艺，在氧化硅层和氮化硅层之间产生了一段厚氧化硅层，在后续多层掩蔽膜和第一氧化硅层刻蚀过程，由于该厚氧化硅层存在，有效补偿了多层膜刻蚀过程中栅氧化层的丢失，消除了沟槽结构缺陷，解决了反向漏电问题，提高了晶圆产品的良率。率。率。

【技术实现步骤摘要】
一种沟槽式肖特基二极管制备方法及沟槽式肖特基二极管


[0001]本申请各实施例属于集成电路工艺
，特别是涉及一种沟槽式肖特基二极管制备方法及沟槽式肖特基二极管。

技术介绍

[0002]肖特基二极管由于其低的正向导通压降和快速的反向恢复时间，在功率整流器件中得到了广泛的应用，传统的平面硅基肖特基二极管中，其反向漏电主要来自于热电子发射，在相同面积和电压下，反向漏电流比PN结大得多，另一方面，在高压器件中，平面肖特基二极管的正向导通电压的优势也不明显，沟槽式肖特基二极管(Trench MOS Barrier Schottkydiodes,TMBS)通过电场耦合作用改变了一定电压下的电场强度分布，将电场强度的最大值从肖特基结处转移到了硅内部，有效的抑制了反向偏压下肖特基势垒降低效应，减小了肖特基的反向漏电流；TMBS结构还可以降低有源区中电场强度的最大值，从而实现二极管反向雪崩击穿电压的增加，因此，在保证维持同样击穿电压的前提下，可以使用比较高掺杂浓度的外延层，从而实现较低的正向导通压降。
[0003]如图1所示，通过现有工艺制备的沟槽式肖特基二极管，由于沟槽顶端的氧化硅层即为栅氧化硅层，厚度有限，氧化硅层过刻蚀后，在沟槽顶部产生了栅氧化硅层下凹缺陷，导致反向漏电流增加，造成反向耐压下降，在沟槽顶部因栅氧化硅层缺失下凹，肖特基金属淀积后，在栅氧化硅层下凹处，肖特基金属直接与沟槽侧边外延层硅材料接触，此处形成了弯曲的肖特基结，在肖特基反向偏置时，该弯曲的肖特基结，造成电场过于集中，漏电增大，甚至肖特基结穿通失效。

技术实现思路

[0004]本申请实施例为了部分解决或者缓解现有技术中的技术问题，本申请实施例提供了一种沟槽式肖特基二极管制备方法及肖特基二极管。
[0005]本申请实施例为部分解决或缓解现有技术的技术问题而采用的一个技术方案是：本申请实施例提供了一种沟槽式肖特基二极管制备方法，所述制备方法包括：
[0006]在第一掺杂浓度的衬底上形成第二掺杂浓度的外延层；
[0007]在外延层远离衬底的表面上形成第一氧化硅层；
[0008]在第一氧化硅层远离外延层的表面上形成掩蔽层；
[0009]对第一氧化硅层和掩蔽层进行刻蚀以形成多个沟槽刻蚀窗口，在外延层上与沟槽刻蚀窗口对应位置进行刻蚀以形式多个沟槽；
[0010]在沟槽底部和侧壁形成第二氧化硅层；
[0011]在第一氧化硅层和掩蔽层之间形成一段第三氧化硅层，所述第三氧化硅层位于靠近多个沟槽顶端外侧；
[0012]在多个沟槽内形成多晶硅，并在多晶硅表面及掩蔽层表面形成第四氧化硅层；
[0013]刻蚀去除第四氧化硅层、掩蔽层和第一氧化硅层；
[0014]在外延层远离衬底的表面上形成第一金属层形成肖特基结；
[0015]在第一金属层表面上形成第二金属层。
[0016]作为本申请的一优选实施例，所述掩蔽层包括氮化硅层和第五氧化硅层；
[0017]所述在外延层远离衬底的表面上形成掩蔽层，包括：
[0018]在外延层远离衬底的表面上依次从下到上形成氮化硅层和第五氧化硅层。
[0019]作为本申请的一优选实施例，第一氧化硅层厚度处于500
‑
1500A之间，第二氧化硅层厚度处于500
‑
2500A之间，第三氧化硅层厚度处于300
‑
2000A之间，第五氧化硅层厚度处于1000
‑
5000A之间，氮化硅层厚度处于200
‑
3000A之间。
[0020]作为本申请的一优选实施例，所述在第一氧化硅层和掩蔽层之间形成一段第三氧化硅层，所述第三氧化硅层位于靠近多个沟槽顶端外侧，包括：
[0021]采用硅局部氧化工艺，在第一氧化硅层和掩蔽层之间形成一段第三氧化硅层，所述第三氧化硅层位于靠近多个沟槽顶端外侧。
[0022]作为本申请的一优选实施例，所述第三氧化硅层从靠近多个沟槽顶端一侧向远离沟槽顶端一侧由厚逐渐变薄，第三氧化硅层厚区厚度处于300
‑
2000A之间，
[0023]作为本申请的一优选实施例，所述刻蚀去除第四氧化硅层、掩蔽层和第一氧化硅层，包括：
[0024]采用干法刻蚀依次去除第四氧化硅层、掩蔽层和第一氧化硅层。
[0025]作为本申请的一优选实施例，所述刻蚀去除第四氧化硅层、掩蔽层和第一氧化硅层，包括：
[0026]采用干法刻蚀先去除第四氧化硅层和第五氧化硅层，然后通过湿法腐蚀去除氮化硅层，最后再通过干法刻蚀去除第一氧化硅层。
[0027]作为本申请的一优选实施例，通过磷酸化学腐蚀液湿法腐蚀去除氮化硅层。
[0028]作为本申请的一优选实施例，所述方法还包括：
[0029]在所述衬底远离外延层的表面上形成第三金属层。
[0030]本申请为解决技术问题而采用的又一个技术方案是：本申请实施例提供了一种沟槽式肖特基二极管，所述二极管包括上述任一所述沟槽式肖特基二极管制备方法。
[0031]本申请实施例提供的一种沟槽式肖特基二极管制备方法及沟槽式肖特基二极管，采用第一氧化硅层和掩蔽膜等多层膜结构作为沟槽掩蔽膜，在进行栅氧化过程中，采用硅局部氧化工艺，在氧化硅层和氮化硅层之间产生了一段厚氧化硅层，在后续多层掩蔽膜和第一氧化硅层刻蚀过程，由于该厚氧化硅层存在，有效补偿了多层膜刻蚀过程中栅氧化硅层的丢失，消除了沟槽结构缺陷(即沟槽顶部栅氧化硅层部分丢失)，解决了反向漏电问题，提高了晶圆产品的良率。
附图说明
[0032]此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。后文将参照附图以示例性而非限制性的方式详细描述本申请的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分，本领域技术人员应该理解的是，这些附图未必是按比例绘制的，在附图中：
[0033]图1为现有技术的制备工艺制备的沟槽式肖特基二极管的结构示意图；
[0034]图2为本申请实施例提供的沟槽式肖特基二极管的制备方法的流程图；
[0035]图3
‑
8为本申请实施例每个工艺流程步骤对应的结构示意图。
具体实施方式
[0036]为了使本
的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
[0037]如图1所示，图1为采用现在技术形成的沟槽式肖特基二极管结构示意图。在沟槽式肖特基二极管制造工艺中，为形成沟槽结构，采用二氧化硅材料形成沟槽刻蚀时的掩蔽层，工艺步骤如下：
[0038]首先在一高掺杂衬本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽式肖特基二极管制备方法，其特征在于，所述制备方法包括：在第一掺杂浓度的衬底上形成第二掺杂浓度的外延层；在外延层远离衬底的表面上形成第一氧化硅层；在第一氧化硅层远离外延层的表面上形成掩蔽层；对第一氧化硅层和掩蔽层进行刻蚀以形成多个沟槽刻蚀窗口，在外延层上与沟槽刻蚀窗口对应位置进行刻蚀以形式多个沟槽；在沟槽底部和侧壁形成第二氧化硅层；在第一氧化硅层和掩蔽层之间形成一段第三氧化硅层，所述第三氧化硅层位于靠近多个沟槽顶端外侧；在多个沟槽内形成多晶硅，并在多晶硅表面及掩蔽层表面形成第四氧化硅层；刻蚀去除第四氧化硅层、掩蔽层和第一氧化硅层；在外延层远离衬底的表面上形成第一金属层形成肖特基结；在第一金属层表面上形成第二金属层。2.如权利要求1所述的一种沟槽式肖特基二极管制备方法，其特征在于，所述掩蔽层包括氮化硅层和第五氧化硅层；所述在外延层远离衬底的表面上形成掩蔽层，包括：在外延层远离衬底的表面上依次从下到上形成氮化硅层和第五氧化硅层。3.如权利要求2所述的一种沟槽式肖特基二极管制备方法，其特征在于，第一氧化硅层厚度处于500
‑
1500A之间，第二氧化硅层厚度处于500
‑
2500A之间，第三氧化硅层厚度处于300
‑
2000A之间，第五氧化硅层厚度处于1000
‑
5000A之间，氮化硅层厚度处于200
‑
...

【专利技术属性】
技术研发人员：何增谊，顾建平，乐双申，张立波，吴兴敏，袁晴雯，
申请(专利权)人：上海韦尔半导体股份有限公司，
类型：发明
国别省市：