数据处理方法、装置、系统、计算设备以及存储介质制造方法及图纸

一种数据处理方法，本方法由处理器获取应用程序的指令序列，根据指令序列识别指令序列中读写指令的执行顺序，按照识别出的执行顺序执行读写指令，以访问该计算设备中的内存，使得该处理器能够正常执行该应用程序。得该处理器能够正常执行该应用程序。得该处理器能够正常执行该应用程序。

【技术实现步骤摘要】
数据处理方法、装置、系统、计算设备以及存储介质
[0001]本申请要求于2021年12月10日提交的申请号为202111506284.8、专利技术名称为“数据处理的方法”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。


[0002]本申请涉及通信
，特别涉及一种数据处理方法、装置、系统、计算设备以及存储介质。

技术介绍

[0003]应用程序包括对内存执行读操作或写操作的读写指令，当处理器执行应用程序时，不可避免地通过执行应用程序中的读写指令，对内存进行读写操作。但是，处理器在对内存进行读写操作的过程中，可能导致处理器无法正常执行该应用程序。

技术实现思路

[0004]本申请提供了一种数据处理方法、装置、系统、计算设备以及存储介质，能够使得处理器正常运行应用程序。该技术方案如下：
[0005]第一方面，提供了一种数据处理方法，该方法由计算设备的处理器执行，该方法包括：获取应用程序的指令序列，根据指令序列识别指令序列中读写指令的执行顺序，按照识别出的执行顺序执行读写指令，其中，该指令序列包括多个指令，多个指令包括对计算设备的内存执行读操作或写操作的读写指令，该应用程序部署在计算设备中。
[0006]本方法由处理器获取应用程序的指令序列，根据该指令序列识别出指令序列中读写指令的执行顺序，按照识别出的执行顺序执行读写指令，以访问该计算设备中的内存，使得该处理器能够正常执行该应用程序。
[0007]在一种可能的实现方式中，根据指令序列识别指令序列中读写指令的执行顺序，包括：将读写指令在指令序列中的排列顺序识别为读写指令的执行顺序。
[0008]基于上述可能的实现方式，强制性地将读写指令在指令序列中的排列顺序识别为读写指令的执行顺序，使得读写指令在指令序列中的排列顺序与读写指令的执行顺序一致，相应地，处理器在按照读写指令的执行顺序来执行读写指令时，能够避免出现对内存的访问次序与应用程序中读写指令的排列顺序不一致的情况，从而能够避免出现内存一致性问题。
[0009]在另一种可能的实现方式中，将读写指令在指令序列中的排列顺序识别为读写指令的执行顺序，包括：按照顺序内存访问模式，将读写指令在指令序列中的排列顺序识别为读写指令的执行顺序；其中，顺序内存访问模式要求读写指令的执行顺序与读写指令在指令序列中的排列顺序一致。
[0010]基于上述可能的实现方式，由于顺序内存访问模式要求读写指令的执行顺序与读写指令在指令序列中的排列顺序一致，因此，按照顺序内存访问模式，处理器强制性地将读写指令在指令序列中的排列顺序识别为读写指令的执行顺序，相应地，处理器在按照读写
指令的执行顺序来执行读写指令时，能够避免出现对内存的访问次序与应用程序中读写指令的排列顺序不一致的情况，从而能够避免出现内存一致性问题。
[0011]在另一种可能的实现方式中，读写指令包括对内存执行读操作的读指令或对内存执行写操作的写指令，读指令具有第一语义，写指令具有第二语义；其中，第一语义用于指示指令序列中的第一指令在读指令执行之后执行，第二语义用于指示指令序列中的第二指令在写指令执行完成前执行，第一指令在指令序列中的排列顺序位于读指令之后，第二指令在指令序列中的排列顺序位于写指令之前。
[0012]基于上述可能的实现方式，由于读指令具有第一语义，写指令具有第二语义，则能够自动触发处理器根据指令序列识别读写指令的执行顺序，相应地，处理器在按照读写指令的执行顺序来执行读写指令时，能够避免出现对内存的访问次序与应用程序中读写指令的排列顺序不一致的情况。
[0013]在另一种可能的实现方式中，读指令基于扩展内存读指令编译得到，扩展内存读指令具有第一语义，扩展内存读指令是在处理器的指令集中增加的用于指示读取内存数据的指令；写指令基于扩展内存写指令编译得到，扩展内存写指令具有第二语义，扩展内存写指令为在处理器的指令集中增加的用于指示写入内存数据的指令。
[0014]基于上述可能的实现方式，由于扩展内存读指令具有第一语义，由扩展内存读指令编译得到的读指令也具有第一语义，使得处理器能够按序执行指令序列中的读指令。另外，由于扩展内存写指令具有第二语义，由扩展内存写指令编译得到的写指令也具有第二语义，使得处理器能够按序执行指令序列中的写指令。
[0015]在另一种可能的实现方式中，扩展内存读指令包括第一扩展内存读指令、第二扩展内存读指令、第三扩展内存读指令以及第四扩展内存读指令中的至少一种，扩展内存写指令包括第一扩展内存写指令以及第二扩展内存写指令中的至少一种；其中，第一扩展内存读指令、第二扩展内存读指令以及第一扩展内存写指令所支持的寻址方式均不包括非缩放的立即数寻址方式，第三扩展内存读指令、第四扩展内存读指令以及第二扩展内存写指令均支持非缩放的立即数寻址方式；第一扩展内存读指令用于指示基于支持的寻址方式确定内存中的存储地址，将确定出的存储地址中第一字节数的数据读取至第一目的寄存器；第二扩展内存读指令用于指示基于支持的寻址方式确定内存中的存储地址，将确定出的存储地址中第二字节数的数据读取至第二目的寄存器，采用读取的数据的符号位填充第二目的寄存器的剩余位；第三扩展内存读指令用于指示基于非缩放的立即数寻址方式确定内存中的存储地址，将确定出的存储地址中第一字节数的数据读取至第三目的寄存器；第四扩展内存读指令用于指示基于非缩放的立即数寻址方式确定内存中的存储地址，将确定出的存储地址中第二字节数的数据读取至第四目的寄存器，采用读取的数据的符号位填充第四目的寄存器的剩余位；第一扩展内存写指令用于指示基于支持的寻址方式确定内存中的存储地址，将第一源寄存器中第三字节数的数据写入确定出的存储地址；第二扩展内存写指令用于指示基于非缩放的立即数寻址方式确定内存中的存储地址，将第二源寄存器中的第三字节数的数据写入确定出的存储地址。
[0016]基于上述可能的实现方式，提供多种扩展内存读/写指令，能够满足多个应用场景对扩展内存读/写指令的需求。
[0017]在另一种可能的实现方式中，第一字节数包括1字节、2字节、4字节或8字节，第二
字节数包括1字节、2字节或4字节，第三字节数包括1字节、2字节、4字节或8字节；第一扩展内存读指令、第二扩展内存读指令以及第一扩展内存写指令所支持的寻址方式包括缩放的立即数寻址方式、标签寻址方式或寄存器寻址方式，缩放的立即数寻址方式进行地址偏移时所采用的立即数为对应指令中缩放后的操作数；非缩放的立即数寻址方式进行地址偏移时所采用的立即数为对应指令中的操作数，且操作数的取值范围为
‑
256至256。
[0018]基于上述可能的实现方式，提供了多种第一字节数、第二字节数以及支持的寻址方式，满足不同应用场景对扩展内存读/写指令所支持的字节数以及寻址方式的需求。
[0019]在另一种可能的实现方式中，读指令基于扩展内存读指令编译得到，扩展内存读指令是处理器的指令集中的通用内存读指令增加第一语义后得到的指令；写操作的指令基于扩展内存写指令编译得到，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据处理方法，其特征在于，所述方法由计算设备的处理器执行，所述方法包括：获取应用程序的指令序列，所述指令序列包括多个指令，所述多个指令包括对所述计算设备的内存执行读操作或写操作的读写指令，所述应用程序部署在所述计算设备中；根据所述指令序列识别所述读写指令的执行顺序；按照所述执行顺序执行所述读写指令。2.根据权利要求1所述的方法，其特征在于，所述根据所述指令序列识别所述读写指令的执行顺序，包括：将所述读写指令在所述指令序列中的排列顺序识别为所述读写指令的执行顺序。3.根据权利要求2所述的方法，其特征在于，所述将所述读写指令在所述指令序列中的排列顺序识别为所述读写指令的执行顺序，包括：按照顺序内存访问模式，将所述读写指令在所述指令序列中的排列顺序识别为所述读写指令的执行顺序，所述顺序内存访问模式要求所述读写指令的执行顺序与所述读写指令在所述指令序列中的排列顺序一致。4.根据权利要求1
‑
3中任一项所述的方法，其特征在于，所述读写指令包括对所述内存执行读操作的读指令或对所述内存执行的写操作的写指令，所述读指令具有第一语义，所述写指令具有第二语义；其中，所述第一语义用于指示所述指令序列中的第一指令在所述读指令执行之后执行，所述第二语义用于指示所述指令序列中的第二指令在所述写指令执行完成前执行，所述第一指令在所述指令序列中的排列顺序位于所述读指令之后，所述第二指令在所述指令序列中的排列顺序位于所述写指令之前。5.根据权利要求4所述的方法，其特征在于，所述读指令基于扩展内存读指令编译得到，所述扩展内存读指令具有所述第一语义，所述扩展内存读指令是在所述处理器的指令集中增加的用于指示读取内存数据的指令；所述写指令基于扩展内存写指令编译得到，所述扩展内存写指令具有所述第二语义，所述扩展内存写指令为在所述指令集中增加的用于指示写入内存数据的指令。6.根据权利要求5所述的方法，其特征在于，所述扩展内存读指令包括第一扩展内存读指令、第二扩展内存读指令、第三扩展内存读指令以及第四扩展内存读指令中的至少一种，所述扩展内存写指令包括第一扩展内存写指令以及第二扩展内存写指令中的至少一种；其中，所述第一扩展内存读指令、所述第二扩展内存读指令以及所述第一扩展内存写指令所支持的寻址方式均不包括非缩放的立即数寻址方式，所述第三扩展内存读指令、所述第四扩展内存读指令以及所述第二扩展内存写指令均支持所述非缩放的立即数寻址方式；所述第一扩展内存读指令，用于指示基于支持的寻址方式确定所述内存中的存储地址，将确定出的存储地址中第一字节数的数据读取至第一目的寄存器；所述第二扩展内存读指令，用于指示基于支持的寻址方式确定所述内存中的存储地址，将确定出的存储地址中第二字节数的数据读取至第二目的寄存器，采用读取的数据的符号位填充所述第二目的寄存器的剩余位；所述第三扩展内存读指令，用于指示基于所述非缩放的立即数寻址方式确定所述内存
中的存储地址，将确定出的存储地址中第一字节数的数据读取至第三目的寄存器；所述第四扩展内存读指令，用于指示基于所述非缩放的立即数寻址方式确定所述内存中的存储地址，将确定出的存储地址中第二字节数的数据读取至第四目的寄存器，采用读取的数据的符号位填充所述第四目的寄存器的剩余位；所述第一扩展内存写指令，用于指示基于支持的寻址方式确定所述内存中的存储地址，将第一源寄存器中第三字节数的数据写入确定出的存储地址；所述第二扩展内存写指令，用于指示基于所述非缩放的立即数寻址方式确定所述内存中的存储地址，将第二源寄存器中的第三字节数的数据写入确定出的存储地址。7.根据权利要求6所述的方法，其特征在于，所述第一字节数包括1字节、2字节、4字节或8字节，所述第二字节数包括1字节、2字节或4字节，所述第三字节数包括1字节、2字节、4字节或8字节；所述第一扩展内存读指令、所述第二扩展内存读指令以及所述第一扩展内存写指令所支持的寻址方式包括缩放的立即数寻址方式、标签寻址方式或寄存器寻址方式，所述缩放的立即数寻址方式进行地址偏移时所采用的立即数为对应指令中缩放后的操作数；所述非缩放的立即数寻址方式进行地址偏移时所采用的立即数为对应指令中的操作数，且操作数的取值范围为
‑
256至256。8.根据权利要求4所述的方法，其特征在于，所述读指令基于扩展内存读指令编译得到，所述扩展内存读指令是所述处理器的指令集中的通用内存读指令增加所述第一语义后得到的指令；所述写指令基于扩展内存写指令编译得到，所述扩展内存写指令是所述指令集中的通用内存写指令增加所述第二语义后得到的指令。9.根据权利要求1
‑
3中任一项所述的方法，其特征在于，所述读写指令包括对所述内存执行读操作的读指令或对所述内存执行写操作的写指令，所述读指令基于所述处理器的指令集中的通用内存读指令编译得到，所述写指令基于所述处理器的指令集中的通用内存写指令编译得到。10.一种数据处理装置，其特征在于，所述装置被配置为计算设备的处理器，所述装置包括：获取模块，用于获取应用程序的指令序列，所述指令序列包括多个指令，所述多个指令...

【专利技术属性】
技术研发人员：张汝涛，余狄，侯凯，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：