显示器的时钟数据恢复电路及其时钟恢复电路制造技术

本发明专利技术提供了显示器的时钟数据恢复电路及其时钟恢复电路，该显示器的时钟数据恢复电路适用于从时钟数据信号恢复时钟。该时钟数据恢复电路包括：时钟恢复电路，该时钟恢复电路被配置为通过多级延迟单元对输入时钟进行延迟，并分别从各延迟单元输出经延迟的时钟；以及数据恢复电路，该数据恢复电路被配置为使用从经延迟的时钟中选择的恢复出的时钟来恢复时钟数据信号的数据。时钟数据信号的数据。时钟数据信号的数据。

【技术实现步骤摘要】
显示器的时钟数据恢复电路及其时钟恢复电路


[0001]本专利技术涉及显示器的时钟数据恢复电路，更具体地，涉及显示器的时钟数据恢复电路及其时钟恢复电路，该显示器的时钟数据恢复电路从嵌入有时钟的时钟数据信号恢复时钟。

技术介绍

[0002]显示器可以包括数据传送装置、数据接收装置和显示面板。
[0003]数据传送装置被配置为传送供显示的数据。数据传送装置可被理解为一般的时序控制器。例如，时序控制器可以以使时钟嵌入在数据中的格式传送信号，并且以这种方式传送的信号可被称为时钟数据信号。
[0004]数据接收装置可以被配置为接收时钟数据信号，从时钟数据信号恢复时钟，使用恢复出的时钟来恢复数据，以及使用恢复出的时钟和数据来生成并输出供显示的源信号。数据接收装置可被理解为一般的源驱动器。
[0005]显示面板可以通过接收源信号来显示期望的图像。
[0006]数据接收装置需要在没有单独的振荡器的情况下从时钟数据信号提取并恢复时钟，为此，数据接收装置可以包括时钟恢复电路。
[0007]时钟恢复电路可以通过在延迟锁相环(Delay Lock Loop)的基础上进行配置而被设计为在没有单独的振荡器的情况下恢复时钟。
[0008]时钟恢复电路中配置的延迟锁相环可以包括延迟单元，这些延迟单元使用反相器形成多级延迟链，并且延迟锁相环可以被配置为恢复与时钟数据信号的时钟具有相同频率的时钟。
[0009]数据接收装置可以使用如上所述恢复出的时钟将包括在时钟数据信号中的串行数据转换为并行数据，并且可以使用转换后的并行数据来驱动显示面板。
[0010]然而，使用反相器的多级延迟链在工作频率上受到限制，因此可以恢复数据的频率范围可能受到限制。
[0011]为了从以高速传送的时钟数据信号恢复数据，数据接收装置需要被改进以能够以宽带宽的工作频率恢复数据。

技术实现思路

[0012]本专利技术涉及显示器的时钟数据恢复电路及其时钟恢复电路，该显示器的时钟数据恢复电路能够从时钟数据信号恢复出对应于宽带宽的工作频率的时钟。
[0013]在一实施例中，显示器的时钟恢复电路可以包括：延迟线，其通过多级延迟单元对输入时钟进行延迟，并分别从各延迟单元输出经延迟的时钟；以及模式生成器，其通过将预先指定的延迟单元的输入侧第一经延迟的时钟和输出侧第二经延迟的时钟之间的单位延迟时间与预设的参考延迟时间进行比较来提供模式信号，其中每个延迟单元通过响应于模式信号而在具有不同电平的第一驱动电压和第二驱动电压之间选择的驱动电压来输出经
延迟的时钟。
[0014]在一实施例中，显示器的时钟数据恢复电路可以包括：时钟恢复电路，其通过多级延迟单元对输入时钟进行延迟，并分别从各延迟单元输出经延迟的时钟；以及数据恢复电路，其通过使用从经延迟的时钟选择的恢复出的时钟来恢复时钟数据信号的数据，其中时钟恢复电路通过对预先指定的延迟单元的输入侧第一经延迟的时钟和输出侧第二经延迟的时钟之间的单位延迟时间与预设的参考延迟时间进行比较来产生模式信号，并且其中时钟恢复电路通过响应于模式信号而在具有不同电平的第一驱动电压和第二驱动电压之间选择的驱动电压驱动相应延迟单元来输出经延迟的时钟。
[0015]本专利技术提供了如下优点，即，通过使用具有不同电平的驱动电压产生经延迟的时钟，能够恢复出对应于宽带宽的工作频率的时钟。
[0016]因此，本专利技术可以恢复出具有宽带宽的时钟和数据。
[0017]另外，本专利技术还提供了如下优点，即，由于可以通过将经延迟的时钟的单位延迟时间与预设的参考延迟时间进行比较来选择能够恢复时钟的工作频率，因此能够容易地在高速操作中实现时钟的恢复。
附图说明
[0018]图1是示出根据本专利技术的显示器的时钟数据恢复电路的实施例的框图。
[0019]图2是示出图1的时钟恢复电路的实施例的框图。
[0020]图3是示出图2的延迟线的实施例的电路图。
[0021]图4是示出图3的延迟单元的实施例的详细电路图。
[0022]图5是示出图2的模式生成器的实施例的电路图。
[0023]图6是示出模式生成器中的低工作频率的确定的时序图。
[0024]图7是示出模式生成器中的高工作频率的确定的时序图。
[0025]图8是说明工作频率的带宽的图表。
具体实施方式
[0026]可以从诸如时序控制器之类的数据传送装置提供供显示的传送信号。
[0027]传送信号可以由数据接收装置接收，并且数据接收装置可以从传送信号恢复时钟和数据并且使用恢复出的时钟和数据来驱动显示面板。可以理解，数据接收装置对应于用于驱动显示面板的源驱动器。
[0028]一般而言，传送信号可以包含分组，该分组包括时钟信号和数据信号。在本专利技术的实施例中，传送信号被定义为时钟数据信号。
[0029]时钟数据信号可以具有使时钟嵌入在数据中的格式。
[0030]更详细地，数据接收装置可以被配置为从时钟数据信号中恢复时钟，使用恢复出的时钟恢复数据，并使用恢复出的时钟和数据生成并输出供显示的源信号。可以参考图1来描述用于此的数据接收装置的时钟数据恢复电路。
[0031]图1示出根据本专利技术的显示器的时钟数据恢复电路的实施例。
[0032]在图1中，时钟数据恢复电路可以例示为包括时钟检测器100、时钟恢复电路200和数据恢复电路300。
[0033]时钟检测器100可以被配置为接收时钟数据信号CED并且从时钟数据信号CED检测时钟CK。在下文中，为了描述本专利技术，时钟CK被称为输入时钟CK。
[0034]从时钟数据信号CED检测输入时钟CK可以根据制造商的意图通过各种方法来实现，其详细描述将被省略。例如，可以通过确定包括在时钟数据信号CED中的数据的转变时间点来检测输入时钟CK。
[0035]时钟恢复电路200可以被配置为使用输入时钟CK来产生经延迟的时钟并且提供从经延迟的时钟中选择的一个作为恢复出的时钟CKR。时钟恢复电路200的详细配置和操作将在后面参考图2到图8进行描述。
[0036]数据恢复电路300被配置为接收时钟数据信号CED，使用恢复出的时钟CKR来恢复时钟数据信号CED的数据并输出恢复出的数据DATA。
[0037]可以理解，数据恢复电路300恢复出的数据DATA用于显示在显示面板(未示出)上。
[0038]在上述配置中，时钟恢复电路200可以参考图2来详细描述。
[0039]时钟恢复电路200被配置为通过多级延迟单元对输入时钟CK进行延迟，并在每个延迟单元中输出经延迟的时钟。可以理解，多级延迟单元对应于延迟线20，延迟线20可以通过对输入时钟CK进行延迟来输出经延迟的时钟CK1至CK2n+1。
[0040]时钟恢复电路200可以被配置为通过选择经延迟的时钟CK1至CK2n+1中的一个来提供恢复出的时钟CKR。
[0041]在图2中，时钟恢复电路200可被例示为包括模式生本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种显示器的时钟恢复电路，其特征在于，包括：延迟线，通过多级延迟单元对输入时钟进行延迟，并分别从这些延迟单元输出经延迟的时钟；以及模式生成器，通过将预先指定的延迟单元的输入侧第一经延迟的时钟和输出侧第二经延迟的时钟之间的单位延迟时间与预设的参考延迟时间进行比较来提供模式信号，其中，每个延迟单元通过响应于所述模式信号而在具有不同电平的第一驱动电压和第二驱动电压之间选择的驱动电压来输出所述经延迟的时钟。2.根据权利要求1所述的显示器的时钟恢复电路，其特征在于，每个延迟单元使用所述第一驱动电压或所述第二驱动电压来输出被延迟了单位时间的所述经延迟的时钟，所述单位延迟时间由电压控制信号改变，所述电压控制信号对应于所述经延迟的时钟中选择的参考时钟和反馈时钟之间的相位差，所述经延迟的时钟响应于所述第一驱动电压而具有第一频率范围的工作频率，并且响应于高于所述第一驱动电压的所述第二驱动电压而具有高于所述第一频率范围的第二频率范围的工作频率。3.根据权利要求1所述的显示器的时钟恢复电路，其特征在于，每个延迟单元包括：开关电路，响应于所述模式信号提供在所述第一驱动电压和所述第二驱动电压之间选择的所述驱动电压；第一反相器，形成输入侧；以及第二反相器，形成输出侧，并与所述第一反相器串联连接，其中，被延迟了所述单位延迟时间的所述经延迟的时钟由所述第一反相器和所述第二反相器输出，所述经延迟的时钟响应于所述第一驱动电压而具有第一频率范围的工作频率，并且响应于高于所述第一驱动电压的所述第二驱动电压而具有高于所述第一频率范围的第二频率范围的工作频率。4.根据权利要求3所述的显示器的时钟恢复电路，其特征在于，对应于所述经延迟的时钟中选择的所述参考时钟和所述反馈时钟之间的相位差的所述电压控制信号被提供给所述第一反相器和所述第二反相器，所述单位延迟时间由所述电压控制信号改变。5.根据权利要求3所述的显示器的时钟恢复电路，其特征在于，所述开关电路包括：第一开关，将响应于所述模式信号在所述第一驱动电压和所述第二驱动电压之间选择的所述驱动电压提供给所述第一反相器；以及第二开关，将响应于所述模式信号在所述第一驱动电压和所述第二驱动电压之间选择的所述驱动电压提供给所述第二反相器。6.根据权利要求1所述的显示器的时钟恢复电路，其特征在于，当所述单位延迟时间短于所述参考延迟时间时，所述模式生成器提供选择所述第一驱动电压和所述第二驱动电压中较高的一个作为所述驱动电压的所述模式信号，当所述单位延迟时间等于或长于所述参考延迟时间时，所述模式生成器提供选择所述第一驱动电压和所述第二驱动电压中较低的一个作为所述驱动电压的所述模式信号。
7.根据权利要求1所述的显示器的时钟恢复电路，其特征在于，所述模式生成器包括：延迟块，通过将所述第一经延迟的时钟延迟所述参考延迟时间来输出参考经延迟的时钟；以及确定器，接收所述第二经延迟的时钟和所述参考经延迟的时钟，并输出具有下述电平的所述模式信号：该电平与在所述参考经延迟的时钟的上升时间点处所述第二经延迟的时钟相对应。8.根据权利要求7所述的显示器的时钟恢复电路，其特征在于，所述确定器包括D触发器，所述D触发器锁存与所述参考经延迟的时钟的上升时间点对应的所述第二经延迟的时钟，并输出与锁存的所述第...

【专利技术属性】
技术研发人员：李锺硕，吴锡载，金元，
申请(专利权)人：LX半导体科技有限公司，
类型：发明
国别省市：