基于纳米带的电容器制造技术

公开了基于纳米带堆叠体的电容器以及相关联的器件和系统。具体而言，至少两个纳米带的堆叠体可以用于提供本文中称为“基于纳米带的电容器”的二端子器件，其中，一个纳米带充当第一电容器电极，另一纳米带充当第二电容器电极。使用纳米带堆叠体的部分来实现基于纳米带的电容器可以提供对于常规电容器实施方式而言有吸引力的替代方案，因为它与制造基于纳米带的FET相比仅需要最适中的工艺改变，并且因为可以将基于纳米带的电容器放置得接近有源器件。此外，利用几个额外工艺步骤，可以有利地将基于纳米带的电容器扩展以实现其他电路块，例如具有两个阳极之间的公共连接和通往阴极的独立连接的基于纳米带的BJT或三纳米带布置。置。置。

【技术实现步骤摘要】
基于纳米带的电容器

技术介绍

[0001]对于过去的几十年而言，集成电路中的特征的缩放已经成为持续增长的半导体工业的推动力。缩放至越来越小的特征允许在半导体芯片的有限面积上实现增大密度的功能单元。例如，缩小晶体管的尺寸允许将更大数量的存储器或逻辑器件结合到芯片上，从而制造出具有增大容量的产品。然而，不断增大的容量的推动并非毫无问题。优化每个器件和每个互连的性能的必要性变得越来越重要。
附图说明
[0002]通过以下具体实施方式，结合附图，将容易理解实施例。为了有助于这一描述，类似的附图标记表示类似的结构元件。在附图的图示中通过举例方式而非限制方式示出了实施例。
[0003]图1提供了根据本公开一些实施例的示例性基于纳米带的场效应晶体管(FET)的透视图。
[0004]图2A
‑
2B提供了根据本公开一些实施例的实现基于纳米带的电容器的示例性集成电路(IC)器件的透视图。
[0005]图3提供了根据本公开一些实施例的将基于纳米带的电容器布置扩展成三纳米带布置的示例性IC器件的透视图，其中，三纳米带布置在三个纳米带中的两个之间具有公共连接。
[0006]图4提供了根据本公开一些实施例的扩展基于纳米带的电容器布置以使用三纳米带布置实现双极结型晶体管(BJT)的示例性IC器件的透视图。
[0007]图5提供了根据本公开一些实施例的制造具有一个或多个基于纳米带的电容器的IC器件的示例性方法的流程图。
[0008]图6提供了根据各实施例的可以包括一个或多个实现基于纳米带的电容器的IC器件的晶圆和管芯的顶视图。
[0009]图7是根据各实施例的可以包括一个或多个实现基于纳米带的电容器的IC器件的IC封装的截面侧视图。
[0010]图8是根据各实施例的可以包括一个或多个实现基于纳米带的电容器的IC器件的IC器件组件的截面侧视图。
[0011]图9是根据各实施例的可以包括一个或多个实现基于纳米带的电容器的IC器件的示例性计算装置的框图。
具体实施方式
[0012]本公开的系统、方法和装置均具有几个创新性方面，没有任何单一方面独自负责本文所公开的期望属性的全部。在下文的描述和附图中阐述了本说明书描述的主题的一种或多种实施方式的细节。
[0013]为了例示如本文所述的基于纳米带的电容器，首先理解在IC制造期间可能发挥作
用的现象可能是有用的。可以将下文的基本信息视为可以正确地解释本公开的基础。提供这样的信息仅仅是为了解释，因此，不应以任何方式视为限制本公开及其潜在应用的宽泛范围。
[0014]非平面FET，例如双栅极晶体管、三栅极晶体管、鳍式FET和纳米线/纳米带/纳米片晶体管，是指具有非平面架构的晶体管。与晶体管沟道仅有一个约束表面的平面架构相比，非平面架构是晶体管沟道具有超过一个约束表面的任何类型的架构。约束表面是指由栅极场约束的特定取向的沟道表面。非平面FET可能相对于具有平面架构的晶体管，例如单栅极晶体管改善性能。
[0015]由于可能在沟道材料的全部四个侧面上形成栅极(因此，此类晶体管有时被称为“栅极全环绕”晶体管)，基于纳米带的晶体管(即，基于纳米带的FET)对于互补金属氧化物半导体(CMOS)技术节点的连续缩放可能特别有利。如本文所使用的，术语“纳米带”是指半导体材料的细长结构，其纵轴平行于要在其上提供此类结构的支撑结构(例如，衬底、管芯、芯片或晶圆)。典型地，此类结构的长度(即，沿纵轴，在本附图中示为沿示例性x
‑
y
‑
z坐标系的y轴测量的尺度)大于宽度(即，沿本附图中所示的示例性坐标系的x轴测量的尺度)和厚度/高度(即，沿本附图中所示的示例性坐标系的z轴测量的尺度)中的每者。在一些设置中，术语“纳米带”或“纳米片”一直被用于描述具有矩形横截面(即，在垂直于该结构纵轴的平面中的截面)的细长半导体结构，而术语“纳米线”则一直被用于描述类似但具有圆形横截面的结构。在本公开中，术语“纳米带”用于指所有此类纳米线、纳米带和纳米片，以及纵轴平行于支撑结构且具有任何几何形状的横截面(例如，横截面形状为椭圆形或具有圆角的多边形)的细长半导体结构。如果晶体管的沟道是纳米带的一部分，即，晶体管的栅极堆叠体可以包裹的一部分，则可以将FET描述为“基于纳米带的晶体管”。形成晶体管沟道的纳米带部分中的半导体材料可以称为“沟道材料”，晶体管的源极和漏极(S/D)区设置于沟道材料的任一侧上。
[0016]典型地，基于纳米带的晶体管布置包括纳米带的堆叠体，其中，每个堆叠体包括两个或更多个基本平行于支撑结构延伸并且在支撑结构上方彼此堆叠的纳米带。本公开的专利技术人意识到，此类纳米带的堆叠体可以提供额外功能。具体而言，至少两个纳米带的堆叠体可以用于提供本文中称为“基于纳米带的电容器”的二端子器件，其中，一个纳米带充当第一电容器电极，另一纳米带(距第一纳米带的一面最近的纳米带)充当第二电容器电极。由于电容器是广泛使用的电路块，此类基于纳米带的电容器可能在多种半导体工艺和电路设计应用中有用，例如各种存储器技术(例如，在动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)中)、电压调节器、噪声减小、写/读辅助电路、电源开关等等。常规电容器通常需要额外的工艺步骤和掩模，因此，增大了集成成本以及芯片上实现充分大电容值所需的面积。另外，它们的集成通常需要器件分离、与有源器件的距离，以及器件沟道限制，以便确保沟道驰豫时间。使用纳米带堆叠体的部分来实现本文描述的基于纳米带的电容器可以提供对于此类常规电容器实施方式而言有吸引力的替代方案，因为这样的方式与制造基于纳米带的FET相比仅需要最适中的工艺改变，并且因为可以比常规电容器将基于纳米带的电容器放置得更接近有源器件(例如，基于纳米带的FET)。此外，利用几个额外工艺步骤，对于至少包括三个纳米带的堆叠体而言，可以有利地将基于纳米带的电容器扩展以实现其他电路块，例如具有两个阳极之间的公共连接和通往阴极的独立连接的基于纳米带的BJT或三
纳米带布置。如本文所使用的，术语“基于纳米带的电容器”不仅是指电容器自身(即，具有两个端子的无源电子器件)，而且还指它们包括基于纳米带的电容器的其他电子部件，例如，指其他两端子器件，例如具有两个阳极之间的公共连接和通往阴极的独立连接的三纳米带布置，或指诸如BJT的三端子器件。
[0017]如本文所述的IC器件，尤其是实现基于纳米带的电容器的IC器件，可以实现于与IC相关联的一个或多个部件中或/和各种此类部件之间。在各实施例中，与IC相关联的部件包括(例如)晶体管、二极管、电源、电阻器、电容器、电感器、传感器、收发器、接收器、天线等。与IC相关联的部件可以包括安装在IC上的那些或连接到IC的那些。所述IC可以是模拟的或者数字的，并且可以用到很多应用当中，例如，微处理器、光电部件、逻辑块、音频放大器等，具体取决于与IC相关联的部件。在一些实施例中，如本文描述的IC器件可以包括在射频IC(RFIC)中，其可以例如包括在与射频(RF)接收器、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路(IC)器件，包括：支撑结构；以及纳米带堆叠体，所述纳米带堆叠体包括在所述支撑结构上方彼此堆叠的多个纳米带，所述多个纳米带至少包括第一纳米带和第二纳米带，所述第一纳米带和所述第二纳米带是所述纳米带堆叠体中的相继纳米带；所述第一纳米带的端部处的第一延伸部分，其中，所述第一延伸部分比所述多个纳米带中的至少一个其它纳米带的对应端部延伸得更远；所述第二纳米带的端部处的第二延伸部分，其中，所述第二延伸部分比所述多个纳米带中的至少一个其它纳米带的对应端部延伸得更远；第一互连，所述第一互连电耦接到所述第一延伸部分；以及第二互连，所述第二互连电耦接到所述第二延伸部分。2.根据权利要求1所述的IC器件，其中，所述第一延伸部分和所述第二延伸部分中的至少一个包括半导体材料。3.根据权利要求1所述的IC器件，其中，所述第一延伸部分和所述第二延伸部分中的至少一个包括导电材料。4.根据权利要求1所述的IC器件，其中：所述第一延伸部分的宽度不同于所述第一纳米带的宽度，或者所述第一延伸部分的厚度不同于所述第一纳米带的厚度。5.根据权利要求1所述的IC器件，其中，所述第一互连和所述第二互连中的至少一个是导电过孔。6.根据权利要求1
‑
5中的任一项所述的IC器件，其中，所述第二延伸部分和所述第一延伸部分在所述纳米带堆叠体的相对端上。7.根据权利要求1
‑
5中的任一项所述的IC器件，其中：所述第二延伸部分和所述第一延伸部分在所述纳米带堆叠体的单个端上，所述第一纳米带比所述第二纳米带更接近所述支撑结构，并且所述第一延伸部分比所述第二延伸部分延伸得更远。8.根据权利要求1
‑
5中的任一项所述的IC器件，其中：所述多个纳米带还包括第三纳米带，所述第二纳米带和所述第三纳米带是所述纳米带堆叠体中的相继纳米带，并且所述IC器件还包括第三延伸部分，所述第三延伸部分附接到所述第三纳米带的端部，使得所述第三延伸部分比所述多个纳米带中的至少一个其它纳米带的对应端部延伸得更远。9.根据权利要求8所述的IC器件，其中，所述第一互连还电耦接到所述第三延伸部分。10.根据权利要求8所述的IC器件，还包括电耦接到所述第三延伸部分的第三互连。11.根据权利要求10所述的IC器件，其中，所述第一互连是双极结型晶体管(BJT)的集电极触点，所述第二互连是所述BJT的发射极触点，并且所述第三互连是所述BJT的基极触点。12.根据权利要求8所述的IC器件，其中，所述第一延伸部分和所述...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：