一种提升高精度ADC图像传感器帧频的电路结构制造技术

本发明专利技术涉及一种提升高精度ADC图像传感器帧频的电路结构，属于CMOS图像传感器技术领域。该电路结构包括像素模块、可变增益放大器、采样保持电路、ADC模块、构检测控制模块、数字控制处理模块和斜坡发生器。在一行周期内，检测控制模块对每一列ADC模块中比较器的输出信号进行检测，当所有列信号检测完毕后，产生的信号对斜坡发生器产生的斜坡进行控制，同时也对数字控制处理模块的数据读出进行控制；所述数字控制处理模块对ADC模块产生的数据进行处理，并根据检测控制模块产生的信号触发数据向芯片外部输出。本发明专利技术能减小高精度ADC的处理时间，提升高精度ADC模式下图像传感器工作时的帧频。的帧频。的帧频。

【技术实现步骤摘要】
一种提升高精度ADC图像传感器帧频的电路结构


[0001]本专利技术属于CMOS图像传感器
，涉及一种提升高精度ADC图像传感器帧频的电路结构。

技术介绍

[0002]随着CMOS图像传感器的大力发展，为满足不同应用的需求，在设计图像传感器芯片时，会内置ADC精度切换的功能，如集成10bit、12bit、14bit等。
[0003]在CMOS图像传感器的工作过程中，当使用高精度ADC的时候，由于最高工作频率无法改变，往往会造成芯片工作帧频的下降，同时，随着工作帧频下降，必然会对成像效果产生一定的影响。而造成帧频下降的原因主要是由于高精度ADC需要更长的处理时间，而这个时间已经大于芯片所需的数据读出时间。因此，对于同一芯片，为了提升高精度ADC工作时的帧频，就需要根据不同的像素信号与复位信号的情况，减小高精度ADC的处理时间。

技术实现思路

[0004]有鉴于此，本专利技术的目的在于提供一种提升高精度ADC图像传感器帧频的电路结构，解决同一芯片因高精度ADC造成工作帧频下降的问题，即提升高精度ADC工作时的帧频，减小高精度ADC的处理时间。
[0005]为达到上述目的，本专利技术提供如下技术方案：
[0006]一种提升高精度ADC图像传感器帧频的电路结构，包括像素模块、列并行读出电路结构、构检测控制模块、数字控制处理模块和斜坡发生器。列并行读出电路结构中每列包括依次连接的可变增益放大器、采样保持电路和ADC模块。ADC模块、斜坡发生器和检测控制模块相互连接。像素模块产生的像素信号和复位信号经过放大、采保、模数转换、计数到最终的输出。
[0007]其中，像素模块主要用于产生一个像素信号和一个复位信号。可变增益放大器对像素模块产生的信号进行放大处理，并传输给采样保持电路。采样保持电路将经过放大处理的像素信号和复位信号进行采样并保存在电容当中，并传输给ADC模块。
[0008]每一列的ADC模块包括一个比较器和一个计数器，用于完成模数转换，并进行计数工作。比较器将斜坡发生器产生的斜坡信号与处理过后的复位信号和像素信号进行比较，然后输出给检测控制模块。
[0009]在一行周期内，检测控制模块对每一列ADC模块中比较器的输出信号进行检测，当所有列信号检测完毕后，产生的信号对斜坡发生器产生的斜坡进行控制，同时也对数字控制处理模块的数据读出进行控制；数字控制处理模块对ADC模块产生的数据进行处理，并根据检测控制模块产生的信号触发数据向芯片外部输出。
[0010]数字控制处理模块接收检测控制模块的信号，并以此触发后续数据读出工作，使处理过后的数据能够满足芯片读出要求和外部采集需求，并进行输出。
[0011]进一步，检测控制模块位于ADC模块和斜坡发生器之间，针对每一列ADC模块内比
较器的输出的变化进行检测，当检测出最后一列输出的变化后(即每列ADC模块中比较器全部翻转完毕)，检测控制模块将产生一个控制斜坡发生器的信号，结束斜坡发生器的斜坡产生；同时，检测控制模块产生的信号也传输给数字控制处理模块，用于后续数据读出工作的触发。
[0012]进一步，所述检测控制模块是多个与非门电路的集合，每个比较器的输出端连接一个与非门电路的输入端，能够检测每一列ADC模块中比较器输出的情况。
[0013]进一步，所述检测控制模块是将所有ADC模块中比较器的输出做“与”逻辑处理。
[0014]进一步，所述斜坡发生器包括一个能够单独控制大斜坡信号产生的使能开关，此开关由检测控制模块的输出信号控制。
[0015]进一步，所述检测控制模块只在斜坡发生器产生大斜坡的期间使能，其他时间处于关闭的状态。
[0016]进一步，所述斜坡发生器分别为ADC模块产生一小一大两个斜坡信号，分别用于复位信号和像素信号的比较。
[0017]进一步，所述计数器能够满足不同ADC精度的计数需求。
[0018]本专利技术的有益效果在于：本专利技术针对同一芯片有不同ADC精度应用需求的情况，设计的检测控制模块能够在高精度ADC模式下控制大斜坡的结束，同时触发电路后续读出时序，因此缩减行周期内准备空余期占用的时间。本专利技术提出的可提升芯片高精度ADC图像传感器帧频的电路结构可在芯片工作为高精度ADC模式下，减少行周期内非必要时间，提高工作帧频。
[0019]本专利技术的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本专利技术的实践中得到教导。本专利技术的目标和其他优点可以通过下面的说明书来实现和获得。
附图说明
[0020]为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术作优选的详细描述，其中：
[0021]图1为芯片在ADC精度为10bit与12bit模式下的读出时序；
[0022]图2为本专利技术提升高精度ADC图像传感器帧频的电路结构；
[0023]图3为检测控制模块具体结构；
[0024]图4为应用本专利技术帧频提高电路后，斜坡与读出时序关系的对比。
具体实施方式
[0025]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
[0026]其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利技术的限制；为了更好地说明本专利技术的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
[0027]本专利技术实施例的附图中相同或相似的标号对应相同或相似的部件；在本专利技术的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利技术的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
[0028]请参阅图1～图4，图1反映了芯片在ADC精度为10bit与12bit模式下的读出时序关系。一块最高工作频率为480MHz的芯片，在读出时，设定128列数据为一组，从同一个LVDS通道输出，所以芯片在10bit模式下所有读出时间为1290个时钟周期，其中1280(128*10)个时钟周期为数据读出周期，10个时钟周期为准备空余周期。准备空余周期为芯片正常工作所必须的预留的时间周期，无法消除。同时大斜坡和小斜坡的周期为1290本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种提升高精度ADC图像传感器帧频的电路结构，包括依次连接的像素模块、列并行读出电路结构和数字控制处理模块，其中，列并行读出电路结构的每列包括依次连接的可变增益放大器、采样保持电路和ADC模块；所述像素模块用于产生一个像素信号和一个复位信号；所述可变增益放大器对像素模块产生的信号进行放大处理，并传输给采样保持电路；所述采样保持电路将经过放大处理的像素信号和复位信号进行采样并保存在电容当中，并传输给ADC模块；其特征在于：该电路结构还包括检测控制模块和斜坡发生器；所述检测控制模块连接ADC模块、斜坡发生器和数字控制处理模块；所述斜坡发生器用于产生斜坡信号传输给ADC模块；每一列的ADC模块包括一个比较器和一个计数器，用于完成模数转换，并进行计数工作；在一行周期内，所述检测控制模块对每一列ADC模块中比较器的输出信号进行检测，当所有列信号检测完毕后，产生的信号对斜坡发生器产生的斜坡进行控制，同时也对数字控制处理模块的数据读出进行控制；所述数字控制处理模块对ADC模块产生的数据进行处理，并根据检测控制模块产生的信号触发数据向芯片外部输出。2.根据权利要求1所述的提升高精度ADC图像传感器帧频的电路结构，其特征在于，所述检测控制模块位于ADC模块和斜坡发生器之间，针对每一列ADC模块内比较器的输出的变化进行检测，当检测出最后一列输出...

【专利技术属性】
技术研发人员：翟江皞，刘戈扬，李毅强，
申请(专利权)人：中国电子科技集团公司第四十四研究所，
类型：发明
国别省市：