一种二维可重构晶体管及其制备方法、调控方法技术

本发明专利技术提供一种二维可重构晶体管及其制备方法、调控方法，包括绝缘衬底、源极、底栅电极、底栅介电层、二维半导体层、顶栅介电层、漏极和顶栅电极；其中，源极和底栅电极位于绝缘衬底上方，底栅介电层覆盖底栅电极，二维半导体层位于所述底栅介电层上方并与所述源极接触，顶栅介电层覆盖所述二维半导体层，漏极与所述二维半导体层接触，顶栅电极位于所述顶栅介电层上方且不与漏极接触。本发明专利技术垂直双栅极电压调控的二维可重构晶体管应用于未来集成电路时，同等算力条件下，可以节省大量的晶体管，减少集成电路占用面积，降低集成电路成本和整体的能耗，满足未来人工智能、物联网等应用的发展需求。用的发展需求。用的发展需求。

【技术实现步骤摘要】
一种二维可重构晶体管及其制备方法、调控方法


[0001]本专利技术涉及二维半导体材料
，尤其涉及一种二维可重构晶体管及其制备方法、调控方法。

技术介绍

[0002]随着人工智能、大数据、边缘计算等新兴电子应用产业的蓬勃发展，对信息高效处理的需求愈发迫切，可以显著提高电子元件利用率的可重构技术提供了可能的解决方案。然而，由于传统硅基场效应晶体管一旦制备成功只能具备单一的电学特性(N型/P型)，其场效应特性再也无法通过电学操作实现动态转换，需要耗费大量的晶体管资源构建复杂的电路结构，才能获得可重构的高效计算能力，增加了电路的整体占用面积与功耗。因此，亟需开发全新的可重构技术减少功能模块必要的晶体管数量并实现更高效的计算能力。
[0003]二维半导体材料由于其带隙可调性、原子级厚度和无悬挂键的特征使得它成为后摩尔时代被寄予厚望的基础电子材料之一。与传统方案不同的是，二维材料具备独特的上下双表面沟道分层输运特性，即可以通过在单个晶体管的沟道上下两个表面同时施加栅极控制电压，实现“一个人干两个人的活”，减少功能电路冗余，提高晶体管的利用效率，实现更高的集成密度。此外，二维材料独特的双极性场效应特性和栅极电压可控的极性改变特性，使得单个二维晶体管在电压操作下实现多种开关特性，展现了其在可重构
的应用潜力，采用这种可重构晶体管集成的功能电路可以进一步减少冗余的晶体管数量。然而，目前还没有通过垂直双栅极电压操作获得二维可重构晶体管的相关报道。

技术实现思路

[0004]为解决上述技术问题，本专利技术提出了一种二维可重构晶体管及其制备方法、调控方法，通过上下双栅极独立控制源极接触和漏极接触极性，获得P型场效应晶体管、N型场效应晶体管、正偏二极管、反偏二极管等多种开关特性。本专利技术提供的制备方法避免了化学掺杂，物理掺杂，缺陷调控等手段带来的材料极性不稳定的问题，提出一种简便可行，无损可逆的高面积效率可重构晶体管构筑新途径。
[0005]为实现上述目的，本专利技术提供了一种二维可重构晶体管，包括：
[0006]绝缘衬底、源极、底栅电极、底栅介电层、二维半导体层、顶栅介电层、漏极和顶栅电极；其中，所述源极和所述底栅电极位于所述绝缘衬底上方，所述底栅介电层覆盖所述底栅电极且不与所述源极接触，所述二维半导体层位于所述底栅介电层上方并与所述源极接触，所述顶栅介电层覆盖所述二维半导体层，所述漏极与所述二维半导体层接触，所述顶栅电极位于所述顶栅介电层上方且不与漏极接触。
[0007]优选地,所述二维半导体层采用具有双极性场效应特性的二维层状材料，所述二维半导体层厚度为2
‑
10nm。
[0008]优选地,所述绝缘衬底为带有氧化层的硅片、柔性绝缘PET或蓝宝石基底。
[0009]优选地,所述源极、底栅电极、漏极和顶栅电极的材料包括金属电极材料、二维半
金属材料，厚度为20
‑
50nm，所述底栅介电层和所述顶栅介电层的材料采用二维层状氮化硼、氧化硅、氧化铝或氧化铪，厚度为20
‑
40nm。
[0010]为了实现上述目的，本专利技术还提供了二维可重构晶体管的制备方法，包括：
[0011]基于绝缘衬底沉积源极和底栅电极；
[0012]在所述底栅电极上沉积底栅介电层，完成全部覆盖；
[0013]将二维半导体层置于所述底栅介电层上方，并与所述源极直接接触；
[0014]在所述二维半导体层上方沉积顶栅介电层进行局部覆盖；
[0015]在所述顶栅介电层上方沉积顶栅电极，在未覆盖所述顶栅介电层的二维半导体层上方沉积漏极，完成垂直双栅电极调控的二维可重构晶体管的制备。
[0016]优选地，进行所述沉积的过程包括：
[0017]利用电子束曝光工艺或紫外曝光工艺进行图案化处理，再利用热蒸镀工艺完成沉积。
[0018]优选地，基于原子沉积工艺对介电层进行所述全部覆盖或所述局部覆盖。
[0019]优选地，将所述二维半导体层置于所述底栅介电层上方时采用干法转移工艺。
[0020]为了实现上述目的，本专利技术还提供了二维可重构晶体管的调控方法，包括：
[0021]二维可重构晶体管运行时，漏极为施加电压端提供偏压，源极接地，则栅电极的组合方式包括：底栅电极和顶栅电极均施加正电压、底栅电极和顶栅电极均施加负电压、底栅电极施加正电压和顶栅电极施加负电压、底栅电极施加负电压和顶栅电极施加正电压；
[0022]当所述漏极施加正电压时，电子从所述源极流向漏极、空穴从所述漏极流向所述源极；当源极施加负电压时，电子从所述漏极流向所述源极、空穴从所述源极流向所述漏极；
[0023]若所述底栅电极施加正电压，所述漏极则为N型接触，阻碍空穴传输；若所述底栅电极施加负电压，所述漏极则表现为P型接触，阻碍电子传输；
[0024]若所述顶栅电极施加正电压，所述源极则表现为N型接触；若所述顶栅电极施加负电压，所述源极则表现为P型接触。
[0025]与现有技术相比，本专利技术具有如下优点和技术效果：
[0026]本专利技术垂直双栅极电压调控的二维可重构晶体管应用于未来集成电路时，同等算力条件下，可以节省大量的晶体管，减少集成电路占用面积，降低集成电路成本和整体的能耗，满足未来人工智能、物联网等应用的发展需求；
[0027]本专利技术申请的垂直双栅极电压调控的二维可重构晶体管的调控方式为全新架构的数字电路提供了新的设计方案，实现
‘
一个人干多个人的活
’
，可以大幅减少晶体管资源的消耗，有利于未来电子产品的微型化；
[0028]本专利技术提供的制备方法与现有半导体技术兼容，具有普适性。
附图说明
[0029]构成本申请的一部分的附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0030]图1为本专利技术实施例的垂直双栅极电压调控的二维可重构晶体管结构示意图；
[0031]图2为本专利技术实施例的底栅电极和顶栅电极均施加正电压时，在正负偏压条件下，
源漏极金属与二硒化钨沟道材料接触的能带示意图；
[0032]图3为本专利技术实施例的底栅电极和顶栅电极均施加负电压时，在正负偏压条件下，源漏极金属与二硒化钨沟道材料接触的能带示意图；
[0033]图4为本专利技术实施例的底栅电极施加正电压和顶栅电极施加负电压时，在正负偏压条件下，源漏极金属与二硒化钨沟道材料接触的能带示意图；
[0034]图5为本专利技术实施例的底栅电极施加负电压和顶栅电极施加正电压时，在正负偏压条件下，源漏极金属与二硒化钨沟道材料接触的能带示意图；
[0035]图6为本专利技术实施例的底栅电极与顶栅电极施加的电压均为正、均为负、一正一负、一负一正四种组合下的伏安特性曲线；
[0036]其中，1、绝缘衬底，2、源极，3、二维半导体层，4、顶栅介电层，5、顶栅电极，6、漏极，7、底栅介本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种二维可重构晶体管，其特征在于，包括：绝缘衬底(1)、源极(2)、底栅电极(8)、底栅介电层(7)、二维半导体层(3)、顶栅介电层(4)、漏极(6)和顶栅电极(5)；其中，所述源极(2)和所述底栅电极(8)位于所述绝缘衬底(1)上方，所述底栅介电层(7)覆盖所述底栅电极(8)且不与所述源极(2)接触，所述二维半导体层(3)位于所述底栅介电层(7)上方并与所述源极(2)接触，所述顶栅介电层(4)覆盖所述二维半导体层(3)，所述漏极(6)与所述二维半导体层(3)接触，所述顶栅电极(5)位于所述顶栅介电层(4)上方且不与漏极(6)接触。2.根据权利要求1所述的二维可重构晶体管，其特征在于,所述二维半导体层(3)采用具有双极性场效应特性的二维层状材料，所述二维半导体层(3)厚度为2
‑
10nm。3.根据权利要求1所述的二维可重构晶体管，其特征在于,所述绝缘衬底(1)为带有氧化层的硅片、柔性绝缘PET或蓝宝石基底。4.根据权利要求1所述的二维可重构晶体管，其特征在于,所述源极(2)、底栅电极(8)、漏极(6)和顶栅电极(5)的材料包括金属电极材料、二维半金属材料，厚度为20
‑
50nm，所述底栅介电层(7)和所述顶栅介电层(4)的材料采用二维层状氮化硼、氧化硅、氧化铝或氧化铪，厚度为20
‑
40nm。5.一种二维可重构晶体管的制备方法，其特征在于，包括：基于绝缘衬底(1)沉积源极(2)和底栅电极(8)；在所述底栅电极(8)上沉积底栅介电层(7)，完成全部覆盖；将二维半导体层(3)置于所述底栅介电层(7)上方，并与所述源极(2)直接接触；在所述二维半导体层(3)上方沉积顶栅介电层(4)进行局部覆盖；在所述顶...

【专利技术属性】
技术研发人员：张跃，卫孝福，张铮，张先坤，于慧慧，高丽，洪孟羽，陈匡磊，尚金森，都娴，罗雨欣，
申请(专利权)人：北京科技大学，
类型：发明
国别省市：