一种四晶体管静态随机存取存储器和存取方法技术

本发明专利技术公开了一种四晶体管静态随机存取存储器和存取方法，其中所述存储器包括：四晶体管记忆体单元；写入驱动电路和/或读取电路，所述写入驱动电路包括第三P型写场效应管、第四P型写场效应管、第五N型写场效应管和第六N型写场效应管，其中所述第三P型写场效应管栅极和第五N型写场效应管漏极相连第一写入节点，所述第四P型写场效应管栅极和第六N型写场效应管漏极相连形成第二写入节点，第三P型写场效应管、第四P型写场效应管栅漏交错连接；所述第一写入节点连接其中一个N型访问场效应管的源极为所述第一存储节点选择接地或充电电压，所述第二写入节点连接另一个N型访问场效应管源极为所述第二存储节选择接地或充电电压。压。压。

【技术实现步骤摘要】
一种四晶体管静态随机存取存储器和存取方法


[0001]本专利技术涉及存储
，特别涉及一种四晶体管静态随机存取存储器和存取方法。

技术介绍

[0002]目前现有的半导体领域的存储器可分为易失性存储器和非易失性存储器。易失性存储器包括静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。而易失性存储器在电源关闭后，它们存储的数据会丢失。但非易失性存储器，如只读存储器(ROM)、电可擦可编程只读存储器(EEPROM)和闪存，即使在没有内存电源的情况下，仍然可以保存它们所存储的数据。请参考说明书附图1,目前现有的静态随机存取存储器(SRAM)记忆体单元(100)由6个MOSFET器件组成:两个N型MOSFET器件(103和104)用于数据访问开关，以及两个P型和两个N型MOSFET器件(101,102,103和104)，虽然传统6T
‑
SRAM器件采用CMOS(互补金属氧化物半导体)工艺技术制作与数字处理器电路的制作工艺技术相同，传统的6T
‑
SRAM器件的尺寸占用了很大的硅面积，导致每比特存储的制造成本非常高。
[0003]请结合图3B，传统的6T
‑
SRAM器件的记忆体单元30R由两个交叉连接的反转器(303)和(304)(图3B)组成，因此在节点31和32处具有P沟道场效应晶体管(PFET)具有沟道漏电流35和N沟道场效应晶体管(NFET)具有沟道漏电流34。通常6T
‑
SRAM器件的具有漏电流为(SRAM记忆体单元数)x(FET器件沟道漏电流35+FET器件沟道漏电流34)，因此现有的6T
‑
SRAM器件漏电流较高。

技术实现思路

[0004]本专利技术其中一个专利技术目的在于提供一种四晶体管静态随机存取存储器和存取方法，所述存储器的记忆体单元只有设置的N
‑
漏极/P
‑
衬底(接入FET晶体管)和P
‑
漏极/N
‑
阱(存储节点)结的漏电流，并且该漏电流相比于传统六晶体管静态随机存储器MOSFET器件沟道漏电流要小上几个数量级，并且使得所述记忆体单元体积更小。
[0005]本专利技术另一个专利技术目的在于提供一种四晶体体管静态随机存取存储器和存取方法，所述方法和系统的写入电路结构可以将单元存储节点的电压被设置为初始高压轨道V
DD
和接地电压。
[0006]本专利技术另一个专利技术目的在于提供一种四晶体管静态随机存取存储器和存取方法，所述方法和系统的读电路结构设计可以将4T
‑
SRAM器件的浮动存储节点电压在读取过程中恢复到接地电压，从而可以保留原始存储数据。
[0007]本专利技术另一个专利技术目的在于提供一种四晶体管静态随机存取存储器和存取方法，所述存储器和方法引入灵敏放大电路，所述灵敏放大电路包括了位线重置NFET器件和使能发送PFET器件，通过所述位线重置NFET器件可以释放在位线和互补位线之间的剩余电荷，从而防止4T
‑
SRAM器件中位线/互补位线上的残余电荷对所读记忆体单元的浮动存储节点电压电位的干扰，避免引起误判读和改变。
[0008]本专利技术另一个专利技术目的在于提供一种四晶体管静态随机存取存储器和存取方法，所述存储器和方法利用所述灵敏放大电路可以精准检测4T
‑
SRAM器件中两个存储节点的不对称电压，其中所述不对称电压为记忆体单元高压减去记忆体单元的浮动存储节点电压，以便获取存储点高压和接地电压的完全电压信号。
[0009]为了实现至少一个上述专利技术目的，本专利技术进一步提供一种四晶体管静态随机存取存储器，所述存储器包括：
[0010]四晶体管记忆体单元；
[0011]写入驱动电路；
[0012]其中所述四晶体管记忆体单元包括两个N型访问场效应管、两个P型存储场效应管和两个存储节点，两个P型存储场效应管栅漏交错连接，其中所述每个P型存储场效应管漏极和对应的N型访问场效应管漏极相连分别形成对应的第一存储节点和第二存储节点，以及第一高压节点，所述第一高压节点分别连接两个P型存储场效应管的源极；
[0013]所述写入驱动电路包括第三P型写场效应管、第四P型写场效应管、第五N型写场效应管和第六N型写场效应管，其中所述第三P型写场效应管栅极和第五N型写场效应管漏极相连第一写入节点，所述第四P型写场效应管栅极和第六N型写场效应管漏极相连形成第二写入节点；
[0014]所述第一写入节点连接其中一个N型访问场效应管的源极为所述第一存储节点选择接地或充电电压，所述第二写入节点连接另一个N型访问场效应管源极为所述第二存储节选择接地或充电电压，使得所述写入驱动电路具有将存储节点的电压初始设置为高压轨道和接地电压的能力。
[0015]根据本专利技术其中一个较佳实施例，所述第一写入节点连接的第五N型写场效应管的源极、以及第二写入节点连接和一个第六N型写场效应管的源极分别连接一个接地的N型场效应管源极，用于控制两个存储节点接地。
[0016]根据本专利技术其中一个较佳实施例，所述第一写入节点连接互补位线，所述第二写入节点连接在位线，在所述在位线上连接有第二负载电容，所述互补位线上连接有第一负载电容，所述互补位线和在位线分别连接两个N型访问场效应管，用于分别对所述第一存储节点和第二存储节点提供写入电压和接地电压。
[0017]根据本专利技术另一个较佳实施例，所述N型访问场效应管包括第一N型访问场效应管和第二N型访问场效应管，其中所述存储器包括第一字线，所述第一字线分别连接所述第一N型访问场效应管栅极和第二N型访问场效应管的栅极。
[0018]根据本专利技术另一个较佳实施例，所述写入电路包括使能驱动场效应管和第二高压节点，其中所述使能驱动场效应管包括第一P型使能驱动场效应管和第二N型使能驱动场效应管，所述第一P型使能驱动场效应管源极连接第二高压节点，第一P型使能驱动场效应管漏极分别连接第三P型写场效应管源极和第四P型写场效应管的源极，所述第二N型使能驱动场效应管源极连接接地电压，且所述第一P型使能驱动场效应管栅极和第二N型使能驱动场效应管的栅极连接使能线缆，其中所述第一P型使能驱动场效应管栅极所连接的使能线缆上设有反相器。
[0019]根据本专利技术另一个较佳实施例，所述写入电路包括信号输入节点，所述信号输入节点分别连接所述第五N型写场效应管栅极和第六N型写场效应管的栅极，且和所述第六N
型写场效应管的栅极连接的线路上设有反相器。
[0020]为了实现至少一个上述专利技术目的，本专利技术进一步提供一种四晶体管静态随机存取存储器，所述存储器包括：
[0021]四晶体管记忆体单元；
[0022]读取驱动电路；
[0023]其中所述四晶体管记忆体单元包括两个N型访问场效应管、两个P型存储场效应管和两个存储节点，两个P型存储场效应管栅漏交错连接，其中所述每个P型存储场效应管漏极和对应的N型访问场效应管漏极相连分别形成对应的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种四晶体管静态随机存取存储器，其特征在于，所述存储器包括：四晶体管记忆体单元；写入驱动电路；其中所述四晶体管记忆体单元包括两个N型访问场效应管、两个P型存储场效应管和两个存储节点，两个P型存储场效应管栅漏交错连接，其中所述每个P型存储场效应管和对应的N型访问场效应管漏极相连分别形成对应的第一存储节点和第二存储节点，以及第一高压节点，所述第一高压节点分别连接两个P型存储场效应管的源极；所述写入驱动电路包括第三P型写场效应管、第四P型写场效应管、第五N型写场效应管和第六N型写场效应管，其中所述第三P型写场效应管栅极和第五N型写场效应管漏极相连第一写入节点，所述第四P型写场效应管栅极和第六N型写场效应管漏极相连形成第二写入节点；所述第一写入节点连接其中一个N型访问场效应管的源极为所述第一存储节点选择接地或充电电压，所述第二写入节点连接另一个N型访问场效应管源极为所述第二存储节选择接地或充电电压，使得所述写入驱动电路具有将存储节点的电压初始设置为高压轨道和接地电压的能力。2.根据权利要求1所述的一种四晶体管静态随机存取存储器，其特征在于，所述第一写入节点连接的第五N型写场效应管的源极、以及第二写入节点连接和一个第六N型写场效应管的源极分别连接一个接地的N型场效应管源极，用于控制两个存储节点接地。3.根据权利要求1所述的一种四晶体管静态随机存取存储器，其特征在于，所述第一写入节点连接互补位线，所述第二写入节点连接在位线，在所述在位线上连接有第二负载电容，所述互补位线上连接有第一负载电容，所述互补位线和在位线分别连接两个N型访问场效应管，用于分别对所述第一存储节点和第二存储节点提供写入电压和接地电压。4.根据权利要求1所述的一种四晶体管静态随机存取存储器，其特征在于，所述N型访问场效应管包括第一N型访问场效应管和第二N型访问场效应管，其中所述存储器包括第一字线，所述第一字线分别连接所述第一N型访问场效应管栅极和第二N型场效应管的栅极。5.根据权利要求2所述的一种四晶体管静态随机存取存储器，其特征在于，所述写入电路包括使能驱动场效应管和第二高压节点，其中所述使能驱动场效应管包括第一P型使能驱动场效应管和第二N型使能驱动场效应管，所述第一P型使能驱动场效应管源极连接第二高压节点，第一P型使能驱动场效应管漏极分别连接第三P型写场效应管源极和第四P型写场效应管的源极，所述第二N型使能驱动场效应管源极连接接地电压，且所述第一P型使能驱动场效应管栅极和第二N型使能驱动场效应管的栅极连接使能线缆，其中所述第一P型使能驱动场效应管栅极所连接的使能线缆上设有反相器。6.根据权利要求1所述的一种四晶体管静态随机存取存储器，其特征在于，所述写入电路包括信号输入节点，所述信号输入节点分别连接所述第五N型写场效应管栅极和第六N型写场效应管的栅极，且和所述第六N型写场效应管的栅极连接的线路上设有反相器。7.一种四晶体管静态随机存取存储器，其特征在于，所述存储器包括：四晶体管记忆体单元；读取驱动电路；其中所述四晶体管记忆体单元包括两个N型访问场效应管、两个P型存储场效应管和两
个存储节点，两个P型存储场效应管栅漏交错连接，其中所述每个P型存储场效应管漏极和对应的N型访问场效应管漏极相连分别形成对应的第一存储节点和第二存储节点，以及第一高压节点，所述第一高压节点分别连接两个P型存储场效应管的源极；所述读取驱动电路包括两个反转器构成的灵敏放大器、接地电路和对应的输出节点，所述灵敏放大器的输出节点连接对应的接地电路；在读取过程中，所述第一存储节点或第二存储节点为接近接地电压的浮动存储电压，在读取过程中通过所述灵敏放大器和连接的接地电路将对应浮动存储电压恢复接地。8.根据权利要求7所述的一种四晶体管静态随机存取存储器，其特征在于，所述浮动存储电压为四晶体管记忆体单元中P型存储场效应管沟道漏电流和反向P
‑
漏极/N
‑
阱结漏电流以及接入的N型访问场效应管反向N
‑
漏极/P
‑
衬底结之间的细节平衡漏电流而得到，通过所述灵敏放大器检测两个存储节点之间的不对称电压。9.根据权利要求7所述的一种四晶体管静态随机存取存储器，其特征在于，其中两个反转器的输出节点交叉连接到对应反转器的栅节点，两个反转器上栅节点分别包括第一栅节点和第二栅节点，所述N型访问场效应管包括第一N型访问场效应管和第二N型访问场效应管，所述第一栅节点连接所述第一N型访问场效应管源极，所述第二栅节点分别连接第二N型访问场效应管源极；所述第一N型访问场效应管和第二N型访问场效应管通过读使能和所连接的存储节点电压分别对所述第二栅节点和第一栅节点所连接的反转器充电达到N管阈值电压，使得所述第一栅节点获得第一存储节点电压，根据所述第一存储节点电压输出读取信号。10.根据权利要求7所述的一种四晶体管静态随机存取存储器，其特征在于，所述存储器包括第三高压节点和第一P型读使能发送场效应管，所述第一P型读使能发送场效应管的源极连接所述第三高压节点，且所述第一P型读使能场效应管的漏极连接两个反转器。11.根据权利要求7所述的一种四晶体管静态随机存取存储器，其特征在于，所述读取电路包括三态缓冲器，其中所述三态缓冲器包括信号输出节点，所述信号输出节点连接所述第二栅节点，且在所述第二栅节点和信号输出节点之间设有反相器。12.根据权利要求11所述的一种四晶体管静态随机存取存储器，其特征在于，所述读取电路包括发送节点，所述发送节点分别连接所述第一P型读使能发送场效应管栅极和三态缓冲器中的N管和P管栅极。13.根据权利要求7所述的一种四晶体管静态随机存取存储器，其特征在于，所述第一栅节点和...

【专利技术属性】
技术研发人员：王立中，
申请(专利权)人：芯立嘉集成电路杭州有限公司，
类型：发明
国别省市：