一种写入驱动电路和电子设备制造技术

本发明专利技术提供一种写入驱动电路，包括背偏生成电路和磁隧道结电路，所述背偏生成电路的第一输入端用于获取写入数据，所述背偏生成电路的第二输入端用于获取读写控制信号，通过对写入数据和读写控制信号进行分析，提供与所述写入数据和读写控制信号相适配的背栅偏压，将所述背栅偏压作为所述磁隧道结电路的控制信号，从而能够根据实际读写情况所需的驱动能力，对写“0”、写“1”和读分别提供不同的背栅偏压，能够有效降低电路功耗。同时避免了传统字线驱动电路电源VCOM切换时间较长的问题，提高MRAM电路读写的速度，并且背栅调节功能应用到字线驱动电路设计中，可以很好的解决MRAM写入操作的超压问题，提高电路的可靠性。提高电路的可靠性。提高电路的可靠性。

【技术实现步骤摘要】
一种写入驱动电路和电子设备


[0001]本专利技术涉及电子电路
，具体涉及一种基于FDSOI工艺磁随机存储器的写入驱动电路和电子设备。

技术介绍

[0002]首先，对本申请中所用到的专业词汇进行解释：
[0003]STT
‑
MRAM，Spin
‑
Transfer Torque Magnetic RAM，自旋转移矩磁存储器。通过固定层使电流极化，形成自旋电流，将自旋矩传递给自由层的磁矩，使其依据自旋电流的方向而发生转动，实现写入信息“0”或“1”。读取信息的方法与MRAM一样，也是通过检测存储单元的电阻读出其存储的信息。
[0004]MTJ，Magnetic Tunnel Junction，磁性隧道结，是MRAM的基本存储元件，钉扎层和自由层的极性状态决定了MTJ阻值的大小，两者相一致时为低阻态，不一致时为高阻态。
[0005]1T
‑
1MTJ，是STT
‑
MRAM选用的一种高密度存储单元，由一个存取晶体管(1T)和1个磁性隧道结(1MTJ)组成，通过1T对MTJ进行读写操作，写操作时需要改变MTJ的极化状态因而需要较大电流，读操作时不能影响极化状态因而只能施加微小电流。
[0006]FDSOI，全耗尽型绝缘体上硅是一种CMOS平面工艺技术。
[0007]WL，wordline，表示存储阵列的字线；
[0008]BL,bitline,存储阵列的位线；
[0009]SL,source line,存储阵列的源极线；
[0010]Free layer,是磁隧道结的自由层；
[0011]Pinned layer,是磁隧道结的钉扎层；
[0012]Insulator,是绝缘层；
[0013]NMOS access transistor，NMOS写入晶体管；
[0014]Weak Write，弱写入，即磁隧道结从低阻到高阻的写入；
[0015]Strong write，强写入，即磁隧道结从高阻到低阻的写入。
[0016]随着半导体制造工艺的发展，传统存储技术的缺陷越来越明显。磁随机存取存储器(MRAM)利用磁隧道结(MTJ)器件的不同磁阻态来实现对数据的存储，具有非易失性、低功耗、高可靠和可持续微缩等特点，且与CMOS完全兼容，显示出巨大的前景。MRAM已成为业内公认的先进技术代主流嵌入式存储技术之一，有望替代eFlash、eDRAM和部分eSRAM。
[0017]MRAM已经历了三代变化，前两代最主要体现在写入方式上的变化。第一代MRAM是磁场写入方式，利用流过导体的电流产生磁场感应使存储单元磁隧道结自由层磁化方向改变，从而改变磁隧道结的高低电阻状态，完成写入功能，如图1所示。第二代MRAM，即自旋转移矩磁随机存储器(STT
‑
MRAM)，是利用自旋转移矩效应诱导磁性材料发生磁化翻转，即利用流过隧道结中不同方向的自旋极化电流，驱动软磁体磁化方向的改变，实现磁隧道结高低阻抗状态的切换，完成写入功能，如图2所示。STT
‑
MRAM较第一代MRAM，结构更简单，写入能耗低，集成度高，避免了MTJ近邻单元的串扰影响。第三代MRAM的自旋轨道转矩磁随机存
储器(SOT
‑
MRAM)，电流通过底层重金属，产生自旋流并注入到自由层中，利用自旋轨道矩使自由层的磁化方向产生扰动，并结合多种方式让磁化方向产生确定性的翻转。相比于自旋转移矩的存储技术，基于自旋轨道矩的存储技术具有对称的读写能力、分离可优化的读写路径、亚纳秒的快速操作速度和低写入功耗等优点。
[0018]MRAM的存储单元通常采用由一个存取晶体管(1T)和1个磁隧道结(1MTJ)组成，即1T
‑
1MTJ。MRAM的存储单元写“0”时，即磁隧道结写成低阻态，需要对1T
‑
1MTJ施加从位线到源极线的电流；MRAM的存储单元写“1”时，即磁隧道结写成高阻态，需要对1T
‑
1MTJ施加由源极线到位线的电流，如图3a和图3b所示。MRAM数据写入时需要较大的写入电流，以使MTJ翻转到所需状态。写入电流的大小与1T
‑
1MTJ的驱动管尺寸正相关，但驱动管尺寸的增加意味着MRAM存储阵列面积的增大，因此需要合理的选择驱动管尺寸。而MRAM读操作时，需要电流较小，不需要超压。因此在电路设计过程中，通常对写入和读出过程的字线施加不同的电压，通过1T
‑
1MTJ驱动管栅极超压的方法提高写入的驱动电流。一方面1T
‑
1MT在写“0”和写“1”时需要的电流差别较大，写“0”时所需电流较小，比较容易实现。统一的电压写入造成功耗的浪费。另一方面超压写入的方法导致1T
‑
1MTJ驱动管相当长一段时间处于超压状态，影响晶体管的可靠性。
[0019]全耗尽绝缘体上硅(FDSOI)技术基于绝缘体上硅(SOI)衬底，在超薄硅膜上制备器件，其工艺制程简化，可以改善短沟道效应和亚阈值特性，降低电路的静态功耗。FDSOI技术具有巨大的市场潜力，将成为未来重要的发展趋势之一。FDSOI技术独有的背栅调节功能可以灵活的平衡性能和功耗，为电路设计提供多种选择。FDSOI器件的结构如图4所示，该结构为现有结构，本申请并未对其进行改进。
[0020]现有MRAM字线驱动电路方案是采用双电压，在读和写时分别提供不同的工作电压。如图5所示，美国专利申请号US20130314980A1里采用公共电压VCOM进行电位切换，在写入操作时，采用V
WL
，读出操作时，选择V
CORE
。为了降低字线电压的上升延迟，引入了电荷共享设计，在V
COM
和地之间引入电荷共享电容C
VCOM
，在字线与地之间引入字线电容C
WL
，电荷共享电容会与字线电容同时作为充电负载，使得所选的字线电位上升至需求的核心电位，从而缩小字线的上升延迟。这种字线驱动电路需要仔细设计电荷共享电容，电容值的大小决定了字线的上升延迟和面积，甚至引发电路的可靠性问题。由此，该技术由于字线采用双电压设计，在写“0”操作所需电流较写“1”时小得多，统一的超压写入造成功耗的浪费。同时写入操作和读出操作器件，1T
‑
1MTJ的驱动管很长一段时间处于超压状态，影响晶体管的可靠性。

技术实现思路

[0021]有鉴于此，本专利技术实施例提供一种写入驱动电路和电子设备，以实现针对不同的读写数据分别采用不同的背栅偏压，有效降低电路功耗。同时避免了传统字线驱动电路电源VCOM切换时间较长的问题，提高MRAM电路读写的速度。
[0022]为实现上述目的，本专利技术实施例提供如下技术方案：
[0023]一种写入驱动电路，包括：
[0024]背偏生成电路和磁隧道结电路，所述背偏生成电路的第一输入端用于获取写入数据本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种写入驱动电路，其特征在于，包括：背偏生成电路和磁隧道结电路，所述背偏生成电路的第一输入端用于获取写入数据，所述背偏生成电路的第二输入端用于获取读写控制信号，并生成与所述写入数据与所述读写控制信号相匹配的背栅偏压，将所述背栅偏压作为所述磁隧道结电路的控制信号。2.根据权利要求1所述的写入驱动电路，其特征在于，所述背偏生成电路具体用于：获取所述读写控制信号以及所述写入数据的信号类型，生成与所述读写控制信号以及所述写入数据的信号类型相匹配的背栅偏压。3.根据权利要求1所述的写入驱动电路，其特征在于，所述背偏生成电路具体用于：获取所述读写控制信号以及所述写入数据的信号类型；当所述读写控制信号为0时，所述背栅偏压为0；当所述读写控制信号为1且写入数据为0时，提供第一背栅偏压；当所述读写控制信号为1且写入数据为1时，提供第二背栅偏压。4.根据权利要求1所述的写入驱动电路，其特征在于，所述背偏生成电路包括：逻辑与非门、第一反相器、第二反相器、升压电路、三态门和高压管；所述逻辑与非门的第一端作为所述背偏生成电路的第一端，用于获取写入数据，所述逻辑与非门的第二端作为所述背偏生成电路的第二端，用于获取读写控制信号，所述逻辑与非门的输出端与所述第一反相器的输入端、所述升压电路的输入端以及所述三态门的第三控制端相连；所述升压电路的输出端与所述高压管的控制端相连，所述高压管的输入端与VDDH电源相连，所述高压管的输出端与所述三态门的输出端相连，所述三态门的输出端作为所述背偏生成电路的输出端；所述第一反相器的输出端与所述三态门的第二控制端相连；所述第二反相器的输入端与所述逻辑与非门的第二端相连，所述第二反相器的输出端与所述三态门的第一控制端和第四控制端相连。5.根据权利要求4所述的写入驱动电路，其特征在于，所述高压管为PMOS管。6.根据权利要求4所述的写入驱动电路，其特征在于，所述三态门包括：依次串联的第一开关管、第二开关管、第三开关管和第四开关管；所述第一开关管的输入端与VDDL电源相连；所述第四开关管的输出端接地；所述第一...

【专利技术属性】
技术研发人员：王治安，赵星，李建忠，朱伟，李彬鸿，罗军，王云，薛静，叶甜春，
申请(专利权)人：广东省大湾区集成电路与系统应用研究院，
类型：发明
国别省市：