源极跟随电路以及运算放大器制造技术

本申请公开了一种源极跟随电路以及运算放大器。该源极跟随电路包括：输入节点，用于接收输入电压；输出节点，用于提供输出电压；源极跟随晶体管，电连接于供给第一电压的第一电源节点与输出节点之间，用于根据输入电压向输出节点提供一灌电流；以及共源放大电路，电连接于第一电源节点与供给第二电压的第二电源节点之间，并与输出节点连接，用于根据输入电压向输出节点提供一拉电流，其中，源极跟随晶体管的阈值电压为零或零以下，可以改善输出摆幅受到源极跟随晶体管的阈值电压限制的问题，能够实现轨到轨的输出摆幅，并改善了传统的源极跟随器对负载的拉电流与灌电流不一致的问题。跟随器对负载的拉电流与灌电流不一致的问题。跟随器对负载的拉电流与灌电流不一致的问题。

【技术实现步骤摘要】
源极跟随电路以及运算放大器


[0001]本专利技术涉及集成电路
，更具体地，涉及一种源极跟随电路以及运算放大器。

技术介绍

[0002]在模拟集成电路中，源极跟随器具有结构简单，速度快，线性度较好，驱动能力强等特点，因此被广泛应用地用作电路缓冲驱动级，电平转换单元。然而，基本的源极跟随器结构存在拉电流和灌电流能力不同的问题，一般灌电流能力受限于偏置电流大小。而在用作大摆幅输入高速缓冲驱动级并且负载电容较大时，需要较大的偏置电流。基本源极跟随器偏置电流源的输出阻抗有限，大摆幅输出状态下，偏置电流变化范围较大，为满足驱动要求功耗会较大，导致功耗变化范围较大的问题，为了解决这一问题，方法是提升偏置电流源的输出阻抗，一般采用共源共栅电流源，然而这种电路结构的问题是，偏置电流的变化并不稳定。
[0003]图1a和图1b分别示出了现有技术的两种用于电路缓冲驱动级的推挽共源放大器的电路示意图。如图1a和图1b所示，类型为P型MOSFET(Positive channel
‑
Metal
‑
Oxide
‑
Semiconductor，P型金属氧化物半导体，以下简称为“PMOS晶体管”)的晶体管M1以及类型为N型MOSFET(Negative channel
‑
Metal
‑
Oxide
‑
Semiconductor，N型金属氧化物半导体，以下简称为“NMOS晶体管”)的晶体管M2串联连接于正电源电压VDD和负电源电压VSS之间，二者的漏极与输出节点No连接，从而形成推挽输出结构。其中，PMOS晶体管M1以根据输入电压Vin的下降向输出节点No提供灌电流的方式动作。相反的，NMOS管M2以根据输入电压Vin的上升向输出节点No提供拉电流的方式动作。
[0004]在图1a所示的推挽共源放大器100中，使用偏置电压VTR1和VTR2对PMOS晶体管M1和NMOS晶体管M2的栅极电压提供偏置，这种结构虽然可以在较小的静态电流下提供足够大的驱动电流，并且输出摆幅也能达到轨到轨，但是图1a中的共源放大器的输出阻抗较大，在驱动小负载电阻RL时会导致电路增益下降，而且多级结构的补偿也比较复杂。在图1a所示的推挽共源放大器100中，采用运算放大器AMP1和AMP2的负反馈技术来降低电路的输出阻抗，这种结构虽然可以极大地减小电路的输出阻抗，但是额外增加的两个运算放大器会导致面积和功耗上的增加，对电路成本不够友好。
[0005]为了获的较低的输出阻抗和较强的驱动电流，现有技术大多采用推挽式的源极跟随器作为运放的缓冲驱动级电路，如图2a和图2b分别示出了现有技术的两种源极跟随器的电路示意图。如图2a和图2b所示，推挽式输出级电路200包括一个NMOS源极跟随晶体管M5和一个PMOS源极跟随晶体管M6，它们的源极连接到输出级的输出节点OUT。在图2a示出的源极跟随器200中，存在拉电流和灌电流不一致的问题。在图2b示出的源极跟随器200中，虽然解决了拉电流和灌电流不一致的问题，但是这种结构的输出摆幅受到了很大的限制，无法实现轨到轨的输出。

技术实现思路

[0006]有鉴于此，本专利技术的目的在于提供一种源极跟随电路以及运算放大器，能够实现轨到轨的输出摆幅以及改善负载的拉电流与灌电流不一致的问题。
[0007]根据本专利技术实施例的一方面，提供了一种源极跟随电路，包括：输入节点，用于接收输入电压；输出节点，用于提供输出电压；源极跟随晶体管，电连接于供给第一电压的第一电源节点与所述输出节点之间，用于根据所述输入电压向所述输出节点提供一灌电流；以及共源放大电路，电连接于所述第一电源节点与供给第二电压的第二电源节点之间，并与所述输出节点连接，用于根据所述输入电压向所述输出节点提供一拉电流，其中，所述源极跟随晶体管的阈值电压为零或零以下。
[0008]可选的，所述输出节点的所述输出电压在所述第一电压至所述第二电压的范围内变化。
[0009]可选的，所述源极跟随晶体管包括：第一导电类型的第一晶体管，所述第一晶体管电连接于所述第一电源节点与所述输出节点之间，所述第一晶体管的控制端用于与所述输入节点连接。
[0010]可选的，所述共源放大电路包括：第二导电类型的第二晶体管以及所述第一导电类型的第三晶体管和第四晶体管，所述第二晶体管和所述第三晶体管串联连接于所述第一电源节点和所述第二电源节点之间，所述第二晶体管的控制端与所述输入节点连接，所述第三晶体管的控制端和第一端短接在一起；所述第四晶体管电连接于所述输出节点与所述第二电源节点之间，所述第四晶体管的控制端与所述第三晶体管的控制端连接，二者构成电流镜。
[0011]可选的，所述第一晶体管和所述第二晶体管具有相同的跨导。
[0012]可选的，所述电流镜的镜像比例为1:1。
[0013]可选的，所述第一导电类型为N型，所述第二导电类型为P型。
[0014]可选的，所述源极跟随晶体管为本征晶体管。
[0015]根据本专利技术实施例的另一方面，提供了一种运算放大器，包括：输入级电路，包括用于接收一正输入电压的非反相输入节点以及接收一负输入电压的反相输入节点；以及输出级电路，包括上述的源极跟随电路，所述输入级电路用于根据所述正输入电压和所述负输入电压输出所述源极跟随电路的输入电压。
[0016]综上所述，本专利技术实施例的源极跟随电路通过源极跟随晶体管与共源放大电路的结合形成上下推挽的结构，并且通过设置源极跟随晶体管与共源放大晶体管具有相同的跨导，从而使得在输出节点处的灌电流和拉电流可以相等，解决了传统的源极跟随器对负载的拉电流与灌电流不一致的问题。
[0017]此外，本实施例中的源极跟随晶体管通过本征晶体管实现，由于本征晶体管具有0V或者负电压的阈值电压，因此本实施例的源极跟随电路中的输入电压与输出电压之间的电压偏移可以为0V，与传统的源极跟随器相比，本实施例的源极跟随电路可以改善输出摆幅受到源极跟随晶体管的阈值电压限制的问题，能够实现轨到轨的输出摆幅。
附图说明
[0018]通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和
优点将更为清楚，在附图中：
[0019]图1a和图1b分别示出了现有技术的两种用作电路缓冲驱动级的推挽共源放大器的电路示意图。
[0020]图2a和图2b分别示出了现有技术的两种源极跟随器的电路示意图。
[0021]图3示出了本专利技术实施例提供的一种源极跟随电路的电路示意图。
[0022]图4示出了本专利技术实施例提供的一种缓冲运算放大器的电路示意图。
具体实施方式
[0023]以下将参照附图更详细地描述本专利技术的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
[0024]应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种源极跟随电路，包括：输入节点，用于接收输入电压；输出节点，用于提供输出电压；源极跟随晶体管，电连接于供给第一电压的第一电源节点与所述输出节点之间，用于根据所述输入电压向所述输出节点提供一灌电流；以及共源放大电路，电连接于所述第一电源节点与供给第二电压的第二电源节点之间，并与所述输出节点连接，用于根据所述输入电压向所述输出节点提供一拉电流，其中，所述源极跟随晶体管的阈值电压为零或零以下。2.根据权利要求1所述的源极跟随电路，其中，所述输出节点的所述输出电压在所述第一电压至所述第二电压的范围内变化。3.根据权利要求1所述的源极跟随电路，其中，所述源极跟随晶体管包括：第一导电类型的第一晶体管，所述第一晶体管电连接于所述第一电源节点与所述输出节点之间，所述第一晶体管的控制端用于与所述输入节点连接。4.根据权利要求3所述的源极跟随电路，其中，所述共源放大电路包括：第二导电类型的第二晶体管以及所述第一导电类型的第三晶体管和第四晶体管，所述第二晶体管和所述第三晶体管串联连接于...

【专利技术属性】
技术研发人员：冯佳威，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：