一种SIP封装的无人机SDR系统芯片技术方案

本发明专利技术公开了一种SIP封装的无人机SDR系统芯片，包括封装基板及封装于封装基板上的数据处理系统、电源系统、射频收发系统和射频前端系统；所述数据处理系统、电源系统、射频收发系统和射频前端系统之间或各系统内部之间的芯片采用直接打线和PCB走线的方式互连。本发明专利技术的SDR系统芯片大幅缩小了系统的体积，改善了散热，改善系统发射效率和接收灵敏度指标，同时还改善无人机SDR系统的跌落防摔性能，提高了系统性能和降低成本。同时该SDR系统芯片具有系统高度集成，体积大幅缩小和性能更优的优点。可改善发射功率灵活可调和由于SDR硬件设计带来的系统噪声，可达成射频收发器与软件算法理论设计值的99%的通信效率。算法理论设计值的99%的通信效率。算法理论设计值的99%的通信效率。

【技术实现步骤摘要】
一种SIP封装的无人机SDR系统芯片


[0001]本专利技术属于集成电路
，具体地说，是涉及一种SIP封装的无人机SDR系统芯片。

技术介绍

[0002]无人机研发、制造和应用是衡量一个国家科技创新和制造业水平的重要标志。产品小型化后可减小体积、减轻重量，利于携带，同时可以节省出宝贵的空间用于放置电池等。无人机系统比较复杂，包含摄像系统、飞行控制系统、数据链路系统和电池管理系统。其中摄像系统包含云台、镜头和主控CPU，飞行控制系统包含MPU和各类传感器。无人机的数据链路系统其实就是一个SDR（Software Defination Radio，软件定义无线电）系统，实现遥控指令收发和图像传输。电池管理系统是锂电池的管理和多电源电压产生。这些系统都由多颗芯片系统组合而成，占据了无人机的不少空间。如图1和图2所示的远距离传输SDR系统的PCBA（Printed Circuit Board Assembly，印刷电路板组装），系统板上密布各种芯片，已经难以进一步缩小体积。而且由于芯片摆放需要占据一定空间，使得布线空间减少，导致部分走线较长，而布线长会引来的信号衰减大和对旁边信号干扰大的问题，影响系统的性能和可靠性。
[0003]随着无人机系统中集成了上100颗传感器需要与SDR通信系统进行高带宽和低延时的实时交互通信，对无线电子系统芯片的使用数量也成指数增长，芯片数量的增长使得无人机通信电子系统的体积仍然较大，迫切需要进一步缩小体积。

技术实现思路

[0004]本专利技术的目的在于提供一种SIP封装的无人机SDR系统芯片，主要解决目前SDR系统的PCBA（印刷电路板组装）方案体积大的问题。
[0005]为实现上述目的，本专利技术采用的技术方案如下：一种SIP封装的无人机SDR系统芯片，包括封装基板及封装于封装基板上的数据处理系统、电源系统、射频收发系统和射频前端系统；所述射频前端系统放置于封装基板靠近封装基板的天线引脚端附近，用于接收射频信号；所述射频收发系统放置于封装基板的中部，用于对收到的射频信号进行解码；所述数据处理系统放置于封装基板的右下角，用于对解码的射频信号数据进行处理，并通过与无人机系统的主控CPU进行数据交互后收到发射数据指令，然后发出数据到射频收发系统进行编码，编码后的数据经过射频前端系统进行发送；所述电源系统放置于封装基板的左上角和右上角，用于给射频前端系统、射频收发系统及数据处理系统供电；其中，所述数据处理系统、电源系统、射频收发系统和射频前端系统之间或各系统内部之间的芯片采用直接打线和PCB走线的方式互连。
[0006]进一步地，本专利技术还包括与数据处理系统相连的GPS/GNSS信号解码单元，以及与GPS/GNSS信号解码单元相连的声表面波滤波器。
[0007]进一步地，在本专利技术中，所述数据处理系统包括FPGA芯片、DDR内存、Flash闪存和区域的PMU电源管理芯片；其中，DDR内存负责给FPGA工作提供数据暂存，Flash闪存负责程序存储和固化数据存储；其中，所述FPGA芯片与射频收发器进行数据高速传输通信，采用直接打线互连。
[0008]进一步地，在本专利技术中，所述数据处理系统包括集成MCU和DSP的SOC芯片、DDR内存、Flash闪存和区域的PMU电源管理芯片；其中，DDR内存负责给FPGA工作提供数据暂存，Flash闪存负责程序存储和固化数据存储；其中，所述SOC芯片与射频收发器进行数据高速传输通信，采用直接打线互连。
[0009]进一步地，在本专利技术中，所述射频前端系统包括实现700Mhz~2.8G、2.8G~6G频率信号收发的两路射频前端电路，每路所述射频前端电路包括与射频收发系统的接收引脚相连的低噪声放大器和与射频收发系统的发射引脚相连的功率放大器，以及与低噪声放大器、功率放大器另一端均相连的射频开关；其中，所述射频收发器与功率放大器之间直接打线互连；所述射频开关和低噪声放大器通过打线在封装基板上，经过阻抗匹配后接到封装基板的天线输出端。
[0010]进一步地，在本专利技术中，所述电源系统包含降压开关电源和升压开关电源，降压开关电源将锂电池电压3.7V转换为3.3V/2.4V/1.8V/1.2V电压输出，满足DDR内存、flash存储的大电流稳压供电需求；升压开关电源将锂电池电压3.7V转换为5V电压输出给射频前端系统供电。
[0011]进一步地，在本专利技术中，所述射频收发系统内预置有700Mhz~2.8G、2.8G~6G两个射频单元方便后期软件频率定义。
[0012]与现有技术相比，本专利技术具有以下有益效果：（1）本专利技术的SDR系统芯片大幅的缩小了系统的体积，改善了散热，改善系统发射效率和接收灵敏度指标，同时还改善无人机SDR系统的跌落防摔性能，提高了系统性能和降低成本。
[0013]（2）经验证，本专利技术提出的SIP封装SDR系统芯片具有系统高度集成，体积大幅缩小和性能更优的优点。可改善发射功率灵活可调和由于SDR硬件设计带来的系统噪声，可达成射频收发器与软件算法理论设计值的99%的通信效率。
附图说明
[0014]图1为现有技术中的一种SDR系统的印刷电路板组装图。
[0015]图2为现有技术中的另一种SDR系统的印刷电路板组装图。
[0016]图3为本专利技术的SIP封装无人机SDR系统芯片封装图。
[0017]图4为本专利技术的SIP封装SDR系统结构示意图。
[0018]图5为本专利技术
‑
实施例3的SDR系统结构图。
[0019]图6为本专利技术
‑
实施例4的SDR系统结构图。
[0020]图7为现有技术的PCBA系统封装走线方式图。
[0021]图8为本专利技术的一种SIP封装路径打线方式示意图。
[0022]图9为本专利技术的另一种SIP封装路径打线方式示意图。
[0023]图10为本专利技术实施例的一种SIP封装无人机SDR系统芯片引脚图。
[0024]图11为本专利技术实施例的一种SIP封装无人机SDR系统统芯片正反面图。
[0025]其中，附图标记对应的名称为：1
‑
SOC芯片或FPGA芯片，2
‑
射频收发器，3
‑
GaN前级功率放大器，4
‑
GaAs功率放大器，5
‑
射频开关和低噪声放大器，6
‑
GPS/GNSS信号解码单元，7
‑
声表面波滤波器，8
‑ꢀ
DDR内存和Flash闪存，9
‑
PMU电源管理芯片，10
‑
升压开关电源，11
‑
降压开关电源，12
‑
第一芯片，13
‑
第二芯片，14
‑
封装基板，15
‑
绑线，16
‑
塑封体，17
‑
封装引脚，18
‑
PCB板。
具体实施方式本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SIP封装的无人机SDR系统芯片，其特征在于，包括封装基板及封装于封装基板上的数据处理系统、电源系统、射频收发系统和射频前端系统；所述射频前端系统放置于封装基板靠近封装基板的天线引脚端附近，用于接收射频信号；所述射频收发系统放置于封装基板的中部，用于对收到的射频信号进行解码；所述数据处理系统放置于封装基板的右下角，用于对解码的射频信号数据进行处理，并通过与无人机系统的主控CPU进行数据交互后收到发射数据指令，然后发出数据到射频收发系统进行编码，编码后的数据经过射频前端系统进行发送；所述电源系统放置于封装基板的左上角和右上角，用于给射频前端系统、射频收发系统及数据处理系统供电；其中，所述数据处理系统、电源系统、射频收发系统和射频前端系统之间或各系统内部之间的芯片采用直接打线和PCB走线的方式互连。2.根据权利要求1所述的一种SIP封装的无人机SDR系统芯片，其特征在于，还包括与数据处理系统相连的GPS/GNSS信号解码单元，以及与GPS/GNSS信号解码单元相连的声表面波滤波器。3.根据权利要求1所述的一种SIP封装的无人机SDR系统芯片，其特征在于，所述数据处理系统包括FPGA芯片、DDR内存、Flash闪存和区域的PMU电源管理芯片；其中，DDR内存负责给FPGA工作提供数据暂存，Flash闪存负责程序存储和固化数据存储；其中，所述FPGA芯片与射频收发器进行数据高速传输通信，采用直接打线互连。4.根据权利要求2所述的一种SIP封装的无人机SD...

【专利技术属性】
技术研发人员：麻胜恒，朱警怡，李科举，
申请(专利权)人：中科深圳无线半导体有限公司，
类型：发明
国别省市：