PCIE链路信号测试方法、系统、终端及存储介质技术方案

本发明专利技术涉及PCIE通信技术领域，具体提供一种PCIE链路信号测试方法、系统、终端及存储介质，包括：更新PCIE链路的信号影响参数，并在每次更新后利用测试工具对CPU与设备卡之间的PCIE链路进行信号完整性测试；筛选出最优信号完整性测试结果对应的最优信号影响参数；若所述最优信号影响参数达到标准值，则记录所述最优信号影响参数。本发明专利技术考虑到了对PCIE信号测试时需要CPU与设备通信时的影响，并通过调整信号影响参数提高PCIE链路测试结果的可信度，提升了产品验证质量，避免整机产品出厂后运行出现故障。出现故障。出现故障。

【技术实现步骤摘要】
PCIE链路信号测试方法、系统、终端及存储介质


[0001]本专利技术属于服务器
，具体涉及一种PCIE链路信号测试方法、系统、终端及存储介质。

技术介绍

[0002]随着计算机技术的不断发展，在众多决定系统性能稳定的因素里，高速互联现象正起着主导作用，常常导致一些不可预见问题的出现，极大的增加了系统设计的复杂性。因此在高速链路设计验证中，要统筹考虑各个模块的相互影响，通过测试和评估手段评估高速信号链路稳定性，提高整系统设计成功率，减少故障发生。在服务器系统PCIE链路测试过程中，发送端信号一致性测试是一项必测项，通过测试治具将主板PCIE信号引出至示波器，示波器对抓取到的信号进行分析，并生成测试报告。如果测试项都能测试Pass,则代表被测信号链路的完整性较好，可以进行产品的下一阶段，反之则主要优化。但是信号在测试过程中受到多种因素影响，比如各板卡的互连接触稳定性，测试环境等。因此，PCIE信号测试的可信度极大影响评估结论，如果测试的可信度不高，甚至会导致产品设计失败，极大增加风险。
[0003]针对PCIE链路的测试通常分为发送端信号一致性测试、接收端误码率测试，通常的测试会规定在适当环境下测试，比如环境温度、湿度，避免不同外界环境对测试结果的影响；同时，测试者需要使用业内标准治具板，标准的示波器线缆及互连方法，保证板卡的互连接触稳定性；此外，还需要使用业内标准测试项和分析软件，保证测试项的覆盖度以及分析过程一致性。
[0004]虽然上述要求能够基本保证主板设计的一致性，但当系统与PCIE设备卡互联时，仍有可能由于各类设备的能力不同，导致整个链路通信异常。比如针对配置丰富的服务器系统，在信号测试时通常只会关注主板待测信号拓扑，而忽略主板与设备卡互联时的影响。如果在信号测试时不考虑设备卡的影响，就意味着没有找到这条链路的最完整情况，那么在整机运行过程中可能会出现各类问题。

技术实现思路

[0005]针对现有技术的上述不足，本专利技术提供一种PCIE链路信号测试方法、系统、终端及存储介质，以解决上述技术问题。
[0006]第一方面，本专利技术提供一种PCIE链路信号测试方法，包括：
[0007]更新PCIE链路的信号影响参数，并在每次更新后利用测试工具对CPU与设备卡之间的PCIE链路进行信号完整性测试；
[0008]筛选出最优信号完整性测试结果对应的最优信号影响参数；
[0009]若所述最优信号影响参数达到标准值，则记录所述最优信号影响参数。
[0010]在一个可选的实施方式中，在更新PCIE链路的信号影响参数，并在每次更新后利用测试工具对CPU与设备卡之间的PCIE链路进行信号完整性测试之前，所述方法还包括：
[0011]在PCIE链路的信号影响参数为默认值时，利用测试工具对CPU与设备卡之间的PCIE链路进行信号完整性测试；
[0012]基于PCIE信号完整性测试的标准值设置风险裕量；
[0013]判断信号完整性测试的测试结果与标准值的差值是否达到风险裕量：
[0014]若是，则判定当前PCIE链路通过信号完整性测试；
[0015]若否，则判定对所述PCIE链路执行信号影响参数更新以及相应的信号完整性测试。
[0016]在一个可选的实施方式中，在PCIE链路的信号影响参数为默认值时，利用测试工具对CPU与设备卡之间的PCIE链路进行信号完整性测试，包括：
[0017]PCIE链路的发射端在链路训练阶段协商得到预设参数值的默认最优值，所述预设参数值为信号影响参数中的一项参数值；
[0018]基于CPU规格选取匹配的测试工具；
[0019]利用测试工具对链路训练完成后的PCIE链路在多种测试场景下进行信号完整性测试。
[0020]在一个可选的实施方式中，更新PCIE链路的信号影响参数，并在每次更新后利用测试工具对CPU与设备卡之间的PCIE链路进行信号完整性测试，包括：
[0021]解析信号影响参数的取值范围；
[0022]基于所述取值范围在更新PCIE链路的信号影响参数时遍历所有信号影响参数值。
[0023]在一个可选的实施方式中，解析信号影响参数的取值范围，包括：
[0024]若信号影响参数的取值为连续变量，则设定调整步距，基于所述调整步距和取值范围生成每次更新所需的信号影响参数值；
[0025]若信号影响参数的取值为多个数值，则生成包含多个所述数值的集合，并从所述集合选取信号影响参数的更新取值。
[0026]在一个可选的实施方式中，筛选出最优信号完整性测试结果对应的最优信号影响参数，包括：
[0027]记录各组信号影响参数下得到的信号完整性测试结果；
[0028]筛选出达到标准值的信号完整性测试结果，并从中筛选出最优信号完整性测试结果，所述信号完整性测试结果包括信号眼宽；
[0029]若不存在达到标准值的信号完整性测试结果，则判定所述PCIE链路的信号测试失败。
[0030]在一个可选的实施方式中，若所述最优信号影响参数达到标准值，则记录所述最优信号影响参数，包括：
[0031]将最优信号影响参数和PCIE链路基本信息写入基本输入输出系统，以供基本输入输出系统在调整具有相同基本信息的PCIE链路的信号影响参数值时调用所述最优信号影响参数，所述PCIE链路基本信息包括PCIE链路号和设备卡属性信息。
[0032]第二方面，本专利技术提供一种PCIE链路信号测试系统，包括：
[0033]参数更新模块，用于更新PCIE链路的信号影响参数，并在每次更新后利用测试工具对CPU与设备卡之间的PCIE链路进行信号完整性测试；
[0034]结果筛选模块，用于筛选出最优信号完整性测试结果对应的最优信号影响参数；
[0035]参数记录模块，用于若所述最优信号影响参数达到标准值，则记录所述最优信号影响参数。
[0036]在一个可选的实施方式中，所述系统还包括：
[0037]默认测试模块，用于在PCIE链路的信号影响参数为默认值时，利用测试工具对CPU与设备卡之间的PCIE链路进行信号完整性测试；
[0038]裕量设置模块，用于基于PCIE信号完整性测试的标准值设置风险裕量；
[0039]风险判断模块，用于判断信号完整性测试的测试结果与标准值的差值是否达到风险裕量；
[0040]测试终止模块，用于若信号完整性测试的测试结果与标准值的差值达到风险裕量，则判定当前PCIE链路通过信号完整性测试；
[0041]测试执行模块，用于若信号完整性测试的测试结果与标准值的差值未达到风险裕量，则判定对所述PCIE链路执行信号影响参数更新以及相应的信号完整性测试。
[0042]在一个可选的实施方式中，所述默认测试模块包括：
[0043]参数协商单元，用于PCIE链路的发射端在链路训练阶段协商得到预设参数值的默认最优值，所述预设参数值为信号影响参数中的一项参数值；<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PCIE链路信号测试方法，其特征在于，包括：更新PCIE链路的信号影响参数，并在每次更新后利用测试工具对CPU与设备卡之间的PCIE链路进行信号完整性测试；筛选出最优信号完整性测试结果对应的最优信号影响参数；若所述最优信号影响参数达到标准值，则记录所述最优信号影响参数。2.根据权利要求1所述的方法，其特征在于，在更新PCIE链路的信号影响参数，并在每次更新后利用测试工具对CPU与设备卡之间的PCIE链路进行信号完整性测试之前，所述方法还包括：在PCIE链路的信号影响参数为默认值时，利用测试工具对CPU与设备卡之间的PCIE链路进行信号完整性测试；基于PCIE信号完整性测试的标准值设置风险裕量；判断信号完整性测试的测试结果与标准值的差值是否达到风险裕量：若是，则判定当前PCIE链路通过信号完整性测试；若否，则判定对所述PCIE链路执行信号影响参数更新以及相应的信号完整性测试。3.根据权利要求2所述的方法，其特征在于，在PCIE链路的信号影响参数为默认值时，利用测试工具对CPU与设备卡之间的PCIE链路进行信号完整性测试，包括：PCIE链路的发射端在链路训练阶段协商得到预设参数值的默认最优值，所述预设参数值为信号影响参数中的一项参数值；基于CPU规格选取匹配的测试工具；利用测试工具对链路训练完成后的PCIE链路在多种测试场景下进行信号完整性测试。4.根据权利要求1所述的方法，其特征在于，更新PCIE链路的信号影响参数，并在每次更新后利用测试工具对CPU与设备卡之间的PCIE链路进行信号完整性测试，包括：解析信号影响参数的取值范围；基于所述取值范围在更新PCIE链路的信号影响参数时遍历所有信号影响参数值。5.根据权利要求4所述的方法，其特征在于，解析信号影响参数的取值范围，包括：若信号影响参数的取值...

【专利技术属性】
技术研发人员：张晓辉，荣世立，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：