半导体装置制造方法及图纸

目的在于提供能够对振荡现象进行抑制的技术。半导体装置具有导体部、彼此分离的多个半导体芯片。多个半导体芯片各自包含多个半导体开关元件。导体部将多个半导体芯片并联连接。多个半导体芯片各自所包含的多个半导体开关元件的材料包含宽带隙半导体。多个半导体开关元件中的至少任意1者的沟道长度小于或等于1.5μm。1.5μm。1.5μm。

【技术实现步骤摘要】
半导体装置


[0001]本专利技术涉及半导体装置。

技术介绍

[0002]近年来，提出了作为材料具有碳化硅(SiC)等宽带隙半导体的半导体开关元件(例如专利文献1)。
[0003]专利文献1：国际公开第2016/147243号
[0004]在将作为材料而具有宽带隙半导体的多个半导体开关元件并联连接的半导体装置中存在如下问题，即，不仅在稳定动作时，在启动时及短路动作时，也容易产生信号的振荡现象。特别地，在以半导体芯片为单位并联连接的结构中，存在该振荡现象变得显著这样的问题。

技术实现思路

[0005]因此，本专利技术就是鉴于上述问题而提出的，其目的在于提供能够对振荡现象进行抑制的技术。
[0006]本专利技术涉及的半导体装置具有：多个半导体芯片，它们各自包含多个半导体开关元件，所述多个半导体芯片彼此分离；以及导电部，其将所述多个半导体芯片并联连接，所述多个半导体开关元件的材料包含宽带隙半导体，所述多个半导体开关元件中的至少任意1者的沟道长度小于或等于1.5μm。
[0007]专利技术的效果
[0008]根据本专利技术，通过导电部将各自包含多个半导体开关元件的多个半导体芯片并联连接，多个半导体开关元件的材料包含宽带隙半导体，多个半导体开关元件中的至少任意1者的沟道长度小于或等于1.5μm。根据这样的结构，能够对振荡现象进行抑制。
附图说明
[0009]图1是表示实施方式1涉及的半导体装置的结构的俯视图。
[0010]图2是表示实施方式1涉及的半导体开关元件的结构的剖视图。
[0011]图3是表示实施方式2涉及的半导体开关元件的结构的俯视图。
[0012]图4是表示实施方式2的变形例涉及的半导体开关元件的结构的俯视图。
[0013]图5是表示实施方式3涉及的半导体装置的结构的电路图。
具体实施方式
[0014]以下，一边参照附图一边对实施方式进行说明。在下面的各实施方式中说明的特征只是例示，并非全部特征都是必需的。另外，在下面所示的说明中，在多个实施方式中对相同结构要素标注相同或类似的标号，主要对不同的结构要素进行说明。另外，在下面所记载的说明中，“上”、“下”、“左”、“右”、“表”或“背”等特定位置及方向并非未必与实际实施时
的位置及方向一致。另外，某个部分比另一部分浓度高是指例如某个部分的浓度的平均值比另一部分的浓度的平均值高。相反地，某个部分比另一部分浓度低是指例如某个部分的浓度的平均值比另一部分的浓度的平均值低。
[0015]<实施方式1>
[0016]图1是表示本实施方式1涉及的半导体装置的结构的俯视图。图1的半导体装置具有绝缘基板1、电路图案2、3、多个半导体芯片4、5、导线6、7和栅极端子8。
[0017]电路图案2、3彼此分离，选择性地设置于绝缘基板1之上。电路图案2、3的材料例如为铜等金属。
[0018]多个半导体芯片4彼此分离，选择性地设置于电路图案2之上。半导体芯片4例如包含MOSFET(Metal Oxide Semiconductor FieldEffect Transistor)、IGBT(Insulated Gate Bipolar Transistor)、RC
‑
IGBT(Reverse Conducting
‑
IGBT)等半导体开关元件，该半导体开关元件包含彼此绝缘的栅极电极4a及源极电极4b。半导体开关元件可以为平面型，也可以为沟槽型。半导体芯片4的数量并不限于图1的例子所示的8个，只要大于或等于2个即可。
[0019]半导体芯片4的半导体开关元件的材料包含宽带隙半导体。宽带隙半导体例如为碳化硅(SiC)、氮化镓(GaN)及金刚石等。由宽带隙半导体构成的半导体开关元件与由硅构成的半导体开关元件相比，能够实现高温下及高电压下的稳定动作及通断速度的高速化。
[0020]半导体芯片5与多个半导体芯片4分离，该半导体芯片5选择性地设置于电路图案2之上。半导体芯片5例如包含PND(PN junction diode)、SBD(Schottky barrier diode)等二极管。此外，半导体芯片5的二极管的材料也与半导体芯片4的半导体开关元件同样地，也可以包含宽带隙半导体。
[0021]电路图案2与半导体芯片4的漏极电极连接，电路图案2具有漏极端子的功能。导线6将半导体芯片4的源极电极4b彼此连接，或将半导体芯片4及半导体芯片5连接，或将半导体芯片5及电路图案3连接。通过该连接，电路图案3具有源极端子的功能。导线7将半导体芯片4的栅极电极4a及栅极端子8连接。此外，导线6、7的材料例如为铝。此外，也可以替代使用导线6、7而是使用直接引线键合将半导体芯片4、5连接，将引线连接于半导体芯片4、5。
[0022]本实施方式1涉及的导电部包含如上所述那样的电路图案2、3及导线6，将多个半导体芯片4并联连接。在图1的例子中，4列半导体芯片4通过电路图案2、3及导线6并联连接。
[0023]图2是表示半导体芯片4所包含的半导体开关元件的结构的剖视图。下面，对半导体开关元件为MOSFET的例子进行说明。
[0024]图2的半导体开关元件具有栅极电极4a、源极电极4b、漏极电极4c、n
‑
层11、p层12、n
+
层13、14和绝缘层15。此外，n
+
层13、14的n型杂质的浓度比n
‑
层11的n型杂质的浓度大。另外，在图2的这些结构要素中，n型及p型也可以彼此调换。
[0025]p层12选择性地设置于n
‑
层11的上部，n
+
层13选择性地设置于p层12的上部。栅极电极4a隔着绝缘层15设置于位于n
‑
层11和n
+
层13之间的p层12之上。在绝缘层15设置使p层12的一部分和n
+
层13的一部分露出的开口，源极电极4b经由该开口与p层12及n
+
层13电连接。n
+
层14设置于n
‑
层11的下部，漏极电极4c设置于n
+
层14的下部。
[0026]如果将比阈值电压大的栅极电压施加于栅极电极4a，则栅极电极4a附近的p层12反转为n型，在n
‑
层11和n
+
层13之间形成流动电流的沟道。沟道长度L为该沟道的长度，与夹
着p层12的n
‑
层11和n
+
层13之间的距离相当。在本实施方式1中，多个半导体开关元件中的至少任意1者的沟道长度L小于或等于1.5μm。此外，沟道长度L例如能够通过STEM(Scanning Transmission Electron Microscope)及SIMS(Secondary Ion Mass Spectrometry)等进行测定。
...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其具有：多个半导体芯片，它们各自包含多个半导体开关元件，所述多个半导体芯片彼此分离；以及导电部，其将所述多个半导体芯片并联连接，所述多个半导体开关元件的材料包含宽带隙半导体，所述多个半导体开关元件中的至少任意1者的沟道长度小于或等于1.5μm。2.根据权利要求1所述的半导体装置，其中，所述多个半导体开关元件中的至少任意1者的末端构造的宽度大于或等于1mm。3.根据权利要求1或2所述的半导体装置，其中，所述多个半导体开关元件中的至少任意1者的耐压大于或等于2.0kV。4.根据权利要求1至3...

【专利技术属性】
技术研发人员：酒井纯也，羽鸟宪司，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：