非易失性存储器装置制造方法及图纸

本公开涉及一种非易失性存储器装置，包括存储器单元、第一调节器、第二调节器、第一开关、第二开关和电容器耦合开关。第一调节器包括第一电容器，并且在连接到存储器单元第一子集的第一节点处生成第一电压，以将第一电压提供给第一子集。第二调节器包括第二电容器，并且在第二节点处生成第二电压。第一开关将第二节点选择性地耦合到存储器单元第二子集，以将第二电压提供给第二子集。第二开关将第一节点选择性地耦合到第二子集，以也将第一电压提供给第二子集。当第一开关被停用并且第二开关被启用时，电容器耦合开关将第二电容器选择性地并联耦合到第一电容器。并联耦合到第一电容器。并联耦合到第一电容器。

【技术实现步骤摘要】
非易失性存储器装置
[0001]相关申请的交叉引用
[0002]本申请要求于2021年12月3日提交的申请号为102021000030611的意大利专利申请的优先权，该意大利专利申请的全部公开内容通过引用并入本文。


[0003]本专利技术的实施例总体上涉及诸如NAND闪速存储器装置的非易失性半导体器装置的领域。具体地，本专利技术的实施例涉及用于非易失性半导体装置的电压调节器。

技术介绍

[0004]非易失性存储器装置是即使在电力供应被移除之后也能够保持所存储的数据的电子存储器装置。在当前可用类型的非易失性存储器装置之中，NAND闪速存储器装置被用作大容量数据存储介质。
[0005]根据存储器单元进行的操作，NAND闪速存储器装置的存储器单元需要利用电平可以在较宽范围内变化的适当电压进行偏置。例如，为了对存储器单元进行编程，存储器单元需要利用具有足够高值的电压进行偏置，以使电子被撷取在存储器单元的浮置栅极中。此外，实施读取操作和擦除操作需要不同的电压值。
[0006]NAND闪速存储器装置的正确操作所需的电压通过一个或多个电压调节器提供。如本领域技术人员所了解的，电压调节器被配置成输出被调节成在预设值处基本保持恒定而不考虑负载条件变化的电压。
[0007]因为待提供给NAND闪速存储器装置的存储器单元的电压具有可以高于NAND闪速存储器装置自身的供应电压的值，所以NAND闪速存储器装置的一个或多个电压调节器被配置成输出高于所述供应电压的调节电压。
[0008]周知的是所谓的线性电压调节器，该线性电压调节器被配置成通过具有根据负载而变化的电阻来根据输入电压输出调节电压。线性电压调节器作为可变电阻器来操作，持续改变反馈分压器网络(例如，选择性可变电阻梯(resistor ladder))的分压器分压比以保持恒定的调节电压。
[0009]一方面，由线性电压调节器输出的调节电压低于其输入电压。另一方面，待提供给存储器单元的电压具有可以高于NAND闪速存储器装置的供应电压的值。因此，线性电压调节器的输入电压也需要高于NAND闪速存储器装置的供应电压。通常，该输入电压是由NAND闪速存储器装置的相应电荷泵生成的电荷泵浦电压。
[0010]图1示出了利用附图标记100标识的线性电压调节器的示例，该线性电压调节器可以被用于生成用于偏置NAND闪速存储器装置的存储器单元的调节电压。线性电压调节器100是基于申请号为102021000002618的意大利专利申请中包括的电路架构中的一种，该意大利专利申请通过引用整体并入本文。
[0011]线性电压调节器100包括第一级，该第一级包括被设置在提供NAND闪速存储器装置的供应电压Vcc的端子与提供接地电压GND的端子之间的运算放大器105。运算放大器105
具有被配置成接收反馈电压Vfb的正输入端、被配置成接收参考电压Vref的负输入端、被配置成生成输出电压Vop的正输出端和被配置成生成输出电压Von的负输出端。
[0012]运算放大器105包括低压MOS晶体管。“低压晶体管”在本文中表示以能够在其端子对之间保持低于例如根据供应电压Vcc的预定电压的电压差(例如，电压差低于4伏)的方式来制造的晶体管。
[0013]线性电压调节器100进一步包括第二级，该第二级被配置成基于由运算放大器105生成的输出电压Vop、Von并因此基于参考电压Vref与反馈电压Vfb之间的差来生成控制电压Vc。
[0014]第二级被设置在提供输入电压Vp的端子与提供接地电压GND的端子之间，其中，输入电压Vp——由NAND闪速存储器装置的电荷泵(未示出)生成的电荷泵浦电压。第二级包括通过共源共栅(cascode)子级114耦合到电流镜(current mirror)子级112的输入子级110。
[0015]输入子级110包括NMOS晶体管116，NMOS晶体管116具有耦合到提供接地电压GND的端子的源极端子、耦合到运算放大器105的正输出以接收输出电压Vop的栅极端子、以及耦合到共源共栅子级114的漏极端子。输入子级110进一步包括NMOS晶体管118，NMOS晶体管118具有耦合到晶体管116的源极端子的源极端子、耦合到运算放大器105的负输出以接收输出电压Von的栅极端子、以及耦合到共源共栅子级114的漏极端子。
[0016]共源共栅子级114包括NMOS晶体管120，NMOS晶体管120具有耦合到晶体管116的漏极端子的源极端子、耦合到提供偏置电压Vb的端子的栅极端子、以及耦合到电流镜子级112的漏极端子。共源共栅子级114进一步包括NMOS晶体管122，NMOS晶体管122具有耦合到晶体管118的漏极端子的源极端子、耦合到晶体管120的栅极端子的栅极端子、以及耦合到电流镜子级112的漏极端子。
[0017]电流镜子级112包括两个PMOS晶体管124、126。晶体管124具有耦合到晶体管120的漏极端子以形成电路节点N0用以提供控制电压Vc的漏极端子、耦合到晶体管126的栅极端子以形成电路节点N1的栅极端子、以及耦合到晶体管126的源极端子以形成电路节点N2的源极端子。晶体管126具有耦合到晶体管122的漏极端子的漏极端子。晶体管126处于漏极端子被连接到栅极端子(并因此被连接到电路节点N1)的二极管配置。
[0018]第二级进一步包括(耗尽型)NMOS晶体管128，NMOS晶体管128具有耦合到提供电荷泵浦电压Vp的端子的漏极端、连接到电路节点N2的源极端子、以及连接到电路节点N0的栅极端子。晶体管128用作用于避免电流镜子级112的晶体管124、126中发生击穿的共源共栅晶体管。
[0019]第二级的晶体管116至128是高压晶体管。“高压晶体管”在本文中表示以能够在其端子对之间保持高于例如根据供应电压Vcc的预定电压的电压差(例如，电压差高于例如4至30伏的范围中包括的4伏)的方式来制造的晶体管。
[0020]线性电压调节器100进一步包括第三(输出)级，该第三(输出)级包括输出NMOS晶体管MNout，输出NMOS晶体管MNout具有耦合到提供电荷泵浦电压Vp的端子的漏极端子、连接到用于接收由第二级生成的控制电压Vc的电路节点N0栅极端子、以及耦合到反馈分压器网络150以定义电路节点N3(调节节点)用以提供调节电压Vr的源极端子。调节电压Vr取决于由输出晶体管MNout生成的输出电流Iout，而输出电流Iout取决于由第二级生成的控制电压Vc。
[0021]输出晶体管MNout是高压晶体管。
[0022]反馈分压器网络150包括具有耦合到运算放大器105的正输入端子以提供反馈电压Vfb的中心抽头(center tap)N4的选择性可变电阻梯。反馈电压Vfb取决于调节电压Vr，反馈电压Vfb对应于调节电压Vr的一小部分。
[0023]补偿电容器C耦合在电路节点N3与运算放大器105的正输出端子之间，以定义电路节点N5。
[0024]补偿电容器C为高压电容器。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性半导体存储器装置，包括：多个存储器单元，至少包括存储器单元第一子集和存储器单元第二子集；第一线性电压调节器，包括第一补偿电容器并且在第一调节节点处根据输入电压生成第一调节电压，所述第一调节节点连接到所述存储器单元第一子集以将所述第一调节电压提供给所述存储器单元第一子集；第二线性电压调节器，包括第二补偿电容器，并且在第二调节节点处根据所述输入电压生成第二调节电压；第一开关，能够选择性地启用以将所述第二调节节点耦合到所述存储器单元第二子集，以便将所述第二调节电压提供给所述存储器单元第二子集；第二开关，能够选择性地启用以将所述第一调节节点耦合到所述存储器单元第二子集，以将所述第一调节电压提供给所述存储器单元第二子集；以及电容器耦合开关，能够选择性地操作以在所述第一开关被停用并且所述第二开关被启用时将所述第二补偿电容器与所述第一补偿电容器并联耦合。2.根据权利要求1所述的非易失性半导体存储器装置，其中：所述第一线性电压调节器包括第一输入级，所述第一输入级在第一放大器节点处根据第一参考电压和第一反馈电压生成第一放大器电压，所述第一反馈电压取决于所述第一调节节点处的所述第一调节电压；所述第二线性电压调节器包括第二输入级，所述第二输入级在第二放大器节点处根据第二参考电压和第二反馈电压生成第二放大器电压，所述第二反馈电压取决于所述第二调节节点处的所述第二调节电压；所述第一补偿电容器具有耦合到所述第一放大器节点的第一端子和耦合到所述第一调节节点的第二端子；并且所述第二补偿电容器具有能够选择性地耦合到所述第二放大器节点的第一端子和能够选择性地耦合到所述第二调节节点的第二端子。3.根据权利要求2所述的非易失性半导体存储器装置，其中所述第二补偿电容器的第二端子能够通过所述第一开关选择性地耦合到所述第二调节节点。4.根据权利要求2所述的非易失性半导体存储器装置，其中所述电容器耦合开关包括：第一电容器耦合开关，在被启用时选择性地将所述第二放大器节点与所述第二补偿电容器的第一端子耦合；以及第二电容器耦合开关，在被启用时选择性地将所述第二补偿电容器的第一端子耦合到所述第一补偿电容器的第一端子。5.根据权利要求4所述的非易失性半导体存储器装置，其中所述第一电容器耦合开关和所述第二电容器耦合开关在所述第一开关未被启用并且所述第二开关被启用时使得：所述第一电容器耦合开关被停用，从而使所述第二放大器节点与所述第二补偿电容器的第一端子解耦合，并且所述第二电容器耦合开关被启用，从而使所述第二补偿电容器的第一端子耦合到所述第一补偿电容器的第一端子。6.根据权利要求2所述的非易失性半导体存储器装置，其中：所述第一线性电压调节器和所述第二线性电压调节器包括各自的中间级，各自的中间
级由所述输入电压供电并且分别基于所述第一放大器电压和所述第二放大器电压生成第一控制电压和第二控制电压，所述第一线性电压调节器包括第一输出晶体管，所述第一输出晶体管具有耦合到提供所述输入电压的端子的第一传导端子、耦合到所述第一调节节点的第二传导端子以及接收所述第一控制电压的控制端子，并且所述第二线性电压调节器包括第二输出晶体管，所述第二输出晶体管具有耦合到提供所述输入电压的端子的第一传导端子、耦合到所述第二调节节点的第二传导端子以及接收所述...

【专利技术属性】
技术研发人员：乔瓦尼，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：