一种高压片式多层瓷介电容器的制作方法及电容器技术

本发明专利技术涉及电子元器件领域，具体涉及一种高压片式多层瓷介电容器的制作方法及电容器，在进行排粘和烧结工艺时，根据有机粘合剂和多层瓷介电容器生坯的差热分析曲线、内电极浆料和多层瓷介电容器生坯的热机械分析曲线结合多层瓷介电容器的实际电性能及破坏性物理分析内部结构情况确定排粘、烧结的升温速率、温度、时间，进一步精细化排粘、烧结曲线，确定最佳烧结工艺窗口，保证多层瓷介电容器的介质致密性。本发明专利技术的高压片式多层瓷介电容器满足了用户对产品性能好、可靠性高的要求。可靠性高的要求。可靠性高的要求。

【技术实现步骤摘要】
一种高压片式多层瓷介电容器的制作方法及电容器


[0001]本专利技术涉及电子元器件领域，具体涉及一种高压片式多层瓷介电容器的制作方法及电容器。

技术介绍

[0002]高压多层瓷介电容器(简称“高压MLCC”)体积小，电压高，具有高的耐电压冲击、耐热冲击、抗温度冲击、耐潮湿、抗机械冲击等能力，有很好的环境适应性和高可靠性。广泛应用于航空、航天、船舶等领域整机系统电子线路中，是开关电源(输入滤波器，谐振器，谐振电路，缓冲电路，输出滤波器)，电压乘法器电路，行波管电源电路中重要的元件，主要起高压耦合、直流阻断、产生多路高压等作用。
[0003]随着用户应用领域的不断发展，对产品性能及可靠性提出了更高的要求，现有型号系列已无法满足，需要从产品设计、工艺制造方面提高其可靠性及性能水平。

技术实现思路

[0004]本专利技术提供一种高压片式多层瓷介电容器的制作方法及电容器，从工艺制造进行攻关，以提高高压片式多层瓷介电容器的可靠性和性能水平。
[0005]本专利技术通过下述技术方案实现：
[0006]一种高压片式多层瓷介电容器的制作方法，包括：
[0007]依次经过浆料配制工序、流延工序、印叠工序、切块工序、排粘工序、烧结工序、倒角工序、涂端工序、烧银工序、电镀工序得到电容器半成品，然后对所述电容器半成品进行测量、筛选、超声波无损检测和外观筛选，得到成品，其中，
[0008]在进行排粘和烧结工艺时，根据有机粘合剂和多层瓷介电容器生坯的差热分析曲线、内电极浆料和多层瓷介电容器生坯的热机械分析曲线结合多层瓷介电容器的实际电性能及破坏性物理分析内部结构情况确定排粘、烧结的升温速率、温度、时间，进一步精细化排粘、烧结曲线，确定最佳烧结工艺窗口，保证多层瓷介电容器的介质致密性。
[0009]作为优化，所述多层瓷介电容器的实际电性能包括电容量、损耗角正切、绝缘电阻及介质耐电压。
[0010]作为优化，根据有机粘合剂和多层瓷介电容器生坯的差热分析曲线、内电极浆料和多层瓷介电容器生坯的热机械分析曲线结合多层瓷介电容器的实际电性能及破坏性物理分析内部结构情况确定排粘、烧结的升温速率、温度、时间，进一步精细化排粘、烧结曲线，确定最佳烧结工艺窗口的具体步骤为：根据有机物的挥发温度以及多层瓷介电容器生坯的差热分析曲线，确定出排粘曲线为：在31小时内升温至177℃，177℃保温4小时后，在后续的35小时升温至260℃，然后在后续的11小时升温至316℃，最后在1小时内降温至71℃；
[0011]根据多层瓷介电容器生坯的差热分析曲线曲线，结合瓷粉晶相烧结成瓷的特性以及瓷介质与内电极的收缩匹配性、产品的机械和电性能来确定确定烧结曲线为6.5h至最高温度1105
±
10℃，再在最高温度下保温2.5小时。
[0012]作为优化，所述印叠工序包括印银工步和叠膜工步，其中，印银工步用于利用丝网印刷原理，在流延好的陶瓷介质膜片上，将内电极浆料在刮刀的挤压下穿过丝网中间的网孔，印刷到所述陶瓷介质膜片上，形成一定形状和尺寸的内电极图形，叠膜工步用于利用错位、叠膜的方法形成内电极上下交错的电容器的内电极结构，其中，内电极浆料的印刷厚度范围为1.5
‑
3.5um。
[0013]作为优化，在进行流延工艺时，对流延工艺进行净化度管控，净化静态净化度要求为：粒径≥0.5μm的粒子最大允许浓度为257个/L，动态净化度要求为：粒径≥0.5μm的粒子最大允许浓度为1023个/L；粒径≥1μm的粒子最大允许浓度为241个/L。
[0014]作为优化，在进行流延工艺时，载带速度为12m/min，供料压强为0.275MPa，烘道温度为60
‑
90℃。
[0015]作为优化，在进行浆料配制工序的具体步骤为：
[0016]A1、130℃烘瓷料2h；
[0017]A2、将溶剂加入瓷料中，所述溶剂包括氧化锆球、甲苯、乙醇、分散剂、消泡剂；
[0018]A3、将A2的材料进行球磨4.5
‑
5h；
[0019]A4、在A3的材料中加入有机粘合剂后球磨41
‑
48h，其中，瓷粉：有机粘合剂：溶剂＝1:0.34:0.42；
[0020]A5、对A4进行球磨后的材料进行倒料并过滤得到制作陶瓷介质的浆料。
[0021]本专利技术还公开了一种通过上述的高压片式多层瓷介电容器的制作方法制作出来的电容器，包括设置在介质层中的多个上下交错设置的第一内电极层和第二内电极层，其中，
[0022]所述第一内电极层包括相互隔开的第一内电极和第二内电极，
[0023]所述第二内电极层包括第三内电极，在竖向方向上，所述第三内电极位于所述第一内电极和第二内电极之间；
[0024]所述第一内电极、第二内电极和第三内电极均为四个角为圆角的矩形。
[0025]作为优化，所述圆角的半径为1mm。
[0026]本专利技术与现有技术相比，具有如下的优点和有益效果：
[0027]本专利技术的高压片式多层瓷介电容器满足了用户对产品性能好、可靠性高的要求，市场前景好，实用性强，满足应用领域发展需求的同时，带来了良好的经济效益。
附图说明
[0028]为了更清楚地说明本专利技术示例性实施方式的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。在附图中：
[0029]图1为本专利技术的一种高压片式多层瓷介电容器的结构示意剖视图；
[0030]图2为本专利技术的一种高压片式多层瓷介电容器的结构示意图；
[0031]图3为压片式多层瓷介电容器的制作方法的流程图。
具体实施方式
[0032]为使本专利技术的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本专利技术作进一步的详细说明，本专利技术的示意性实施方式及其说明仅用于解释本专利技术，并不作为对本专利技术的限定。
[0033]实施例1
[0034]一种高压片式多层瓷介电容器的制作方法，包括：
[0035]依次经过浆料配制工序、流延工序、印叠工序、切块工序、排粘工序、烧结工序、倒角工序、涂端工序、烧银工序、电镀工序得到电容器半成品，然后对所述电容器半成品进行测量、筛选、超声波无损检测和外观筛选，得到成品，其中。
[0036]首先将电子瓷粉、有机粘合剂、有机溶剂等原料混合配比，球磨后制成瓷浆，然后再将瓷浆通过流延加工制成瓷介膜片，在印叠工序，瓷介膜片通过丝网印刷工艺印刷上内电极，然后将印刷有内电极的瓷介膜片交错叠压获得生坯巴块，随后在切块工序先对生坯巴块进行温等静压处理，进一步将生坯巴块叠层压实后通过切割加工成电容芯片生坯，电容芯片生坯需先进行排粘处理，以去除电容芯片生坯中绝大部分有机物，再进行高温烧结，从而使电容芯片生坯中的瓷粉最终转化本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高压片式多层瓷介电容器的制作方法，其特征在于，包括：依次经过浆料配制工序、流延工序、印叠工序、切块工序、排粘工序、烧结工序、倒角工序、涂端工序、烧银工序、电镀工序得到电容器半成品，然后对所述电容器半成品进行测量、筛选、超声波无损检测和外观筛选，得到成品，其中，在进行排粘和烧结工艺时，根据有机粘合剂和多层瓷介电容器生坯的差热分析曲线、内电极浆料和多层瓷介电容器生坯的热机械分析曲线结合多层瓷介电容器的实际电性能及破坏性物理分析内部结构情况确定排粘、烧结的升温速率、温度、时间，进一步精细化排粘、烧结曲线，确定最佳烧结工艺窗口，保证多层瓷介电容器的介质致密性。2.根据权利要求1所述的一种高压片式多层瓷介电容器的制作方法，其特征在于，所述多层瓷介电容器的实际电性能包括电容量、损耗角正切、绝缘电阻及介质耐电压。3.根据权利要求1所述的一种高压片式多层瓷介电容器的制作方法，其特征在于，根据有机粘合剂和多层瓷介电容器生坯的差热分析曲线、内电极浆料和多层瓷介电容器生坯的热机械分析曲线结合多层瓷介电容器的实际电性能及破坏性物理分析内部结构情况确定排粘、烧结的升温速率、温度、时间，进一步精细化排粘、烧结曲线，确定最佳烧结工艺窗口的具体步骤为：根据有机物的挥发温度以及多层瓷介电容器生坯的差热分析曲线，确定出排粘曲线为：在31小时内升温至177℃，177℃保温4小时后，在后续的35小时升温至260℃，然后在后续的11小时升温至316℃，最后在1小时内降温至71℃；根据多层瓷介电容器生坯的差热分析曲线曲线，结合瓷粉晶相烧结成瓷的特性以及瓷介质与内电极的收缩匹配性、产品的机械和电性能来确定确定烧结曲线为6.5h至最高温度1105
±
10℃，再在最高温度下保温2.5小时。4.根据权利要求1所述的一种高压片式多层瓷介电容器的制作方法，其特征在于，所述印叠工序包括印银工步和叠膜工步，其中，印银工步用于利用丝网印刷原理，在流延好的陶瓷介质膜片上，将内电极浆料在刮刀的挤压下穿过丝网中间的网孔，印刷到所述陶瓷介...

【专利技术属性】
技术研发人员：谢明，阮丽梅，李军，杨秀玲，郑增伟，侯喜路，
申请(专利权)人：成都宏科电子科技有限公司，
类型：发明
国别省市：