用于提供只读存储器单元阵列的系统和方法技术方案

一种只读存储器(ROM)单元阵列，包括：第一晶体管，耦合到第一字线；第二晶体管，耦合到第二字线；以及第三晶体管，设置在所述第一晶体管和所述第二晶体管之间，该第三晶体管具有永久耦合到电源轨的第一栅极端子。久耦合到电源轨的第一栅极端子。久耦合到电源轨的第一栅极端子。

【技术实现步骤摘要】
【国外来华专利技术】用于提供只读存储器单元阵列的系统和方法
[0001]相关申请的交叉引用
[0002]本申请要求于2020年8月6日提交的美国专利申请号16/986，541的优先权，该专利申请的全部内容通过引用被并入本文，如同在下文中充分阐述并且用于所有适用目的。


[0003]本申请涉及只读存储器(ROM)，更具体地，涉及具有至少一个晶体管的ROM单元阵列，该至少一个晶体管被配置为在芯片通电时维持关断状态。

技术介绍

[0004]诸如智能电话的移动计算设备包含提供计算能力的多处理器芯片。多处理器芯片具有存储在只读存储器(ROM)单元阵列中的安全数据。例如，一种ROM单元阵列包括多个晶体管，其栅极耦合到字线且源极或漏极耦合到位线。给定的晶体管可以通过使用过孔将其源极或漏极接地或不接地来存储位。例如，过孔可以将源极或漏极连接到接地，使得当晶体管导通时，它导致位线处出现低电压(数字0)，或者不存在过孔，使得当晶体管导通时在位线处出现高电压(数字1)。在处理器芯片的制造期间放置这些过孔，使得通过放置过孔存储的数据在编程之后被认为是只读数据。
[0005]继续该示例，安全数据可以在芯片上电或启动期间被读取。可以被存储的安全数据的示例包括针对处理器芯片的安全代码、针对处理器芯片的启动代码、用以使能芯片启动的配置等。随着处理器芯片变得更加复杂，该安全数据的大小可以随每个新的处理器芯片版本或代而增加。ROM单元阵列以占用芯片上空间的硬件实现，并且通常希望减小ROM单元阵列的尺寸。
[0006]一个示例性ROM单元阵列包括多个晶体管，每个晶体管对应于相应的字线。每个交替的晶体管通过断开与相邻的一个晶体管分离。用于分离晶体管的断开可以相对较大，并且实际上在某些尺寸上可以大于晶体管本身。对于数千甚至数百万的这种中断，ROM单元阵列的总尺寸可能占据硅面积的大部分，这是不被期望的。
[0007]目前需要一种具有更紧凑物理结构的ROM单元阵列。

技术实现思路

[0008]各种实施方式包括具有节省空间架构的ROM单元阵列。例如，一些实施方式可以利用晶体管来分离字线晶体管。用于分离的晶体管在某些尺寸上可以小于在其它ROM单元中使用的断开，总体上是为阵列节省了空间。
[0009]在一个实施方式中，只读存储器(ROM)单元阵列包括：第一晶体管，耦合到第一字线；第二晶体管，耦合到第二字线；以及第三晶体管，被设置在所述第一晶体管和所述第二晶体管之间，该第三晶体管具有永久耦合到电源轨的第一栅极端子。
[0010]在另一实施方式中，一种读取具有对应于第一字线的第一晶体管和对应于第二字线的第二晶体管的只读存储器(ROM)单元阵列的方法，该方法包括：在第一字线上施加第一
信号以读取存储到第一晶体管的数据；在第二字线上施加第二信号以读取存储到第二晶体管的数据；以及在读取存储到第一晶体管的数据期间以及在读取存储到第二晶体管的数据期间将第三晶体管维持在关断状态，其中该第三晶体管串联设置在第一晶体管与第二晶体管之间。
[0011]在另一实施方式中，一种具有只读存储器(ROM)单元的片上系统(SoC)，该ROM单元包括：第一组晶体管，每个晶体管存储数据并且耦合到第一组字线；第二组晶体管，每个晶体管存储数据并且耦合到第二组字线；以及虚设字线晶体管，将第一组晶体管与第二组晶体管隔离，该虚设字线晶体管永久处于关断状态。
[0012]在另一个实施方式中，一种只读存储器(ROM)单元阵列，包括：用于存储第一数据的第一部件，该第一部件与第一字线和第一位线相关联；用于存储第二数据的第二部件，该第二部件与第二字线和第二位线相关联；以及用于将所述第一部件与所述第二部件隔离的部件，隔离部件设置在半导体衬底上的第一部件与第二部件之间，第一部件、第二部件和隔离部件沿第一位线和第二位线的长度尺寸布置，隔离部件包括晶体管，该晶体管被配置为在芯片的操作期间永久保持在关断状态，其中ROM单元阵列在该芯片上实现。
附图说明
[0013]图1是根据一个实施方式的示例性ROM单元阵列的图示。
[0014]图2是根据一个实施方式的示例性ROM单元阵列的图示。
[0015]图3是根据一个实施方式的示例性ROM单元阵列的图示。
[0016]图4A和图4B图示了根据一个实施方式的构建在芯片上的示例性ROM单元阵列。
[0017]图5是根据一个实施方式的示例性ROM单元阵列的图示。
[0018]图6是根据一个实施方式的从ROM单元阵列读取数据的示例方法的流程图的图示。
[0019]图7是根据一个实施方式的示例性片上系统(SoC)的图示，其中可以在芯片中构建包括多个ROM单元阵列的ROM单元。
具体实施方式
[0020]各种实施方式提供使用虚设字线晶体管隔离晶体管的只读存储器(ROM)单元阵列。在一个示例中，ROM单元包括存储一个或多个数据位的晶体管，并且单元阵列包括多个晶体管，每个晶体管存储一个或多个数据位。示例ROM单元阵列可以包括耦合到第一字线的第一晶体管和耦合到第二字线的第二晶体管。第一晶体管和第二晶体管通过设置在它们之间的第三晶体管彼此隔离。第三晶体管具有永久耦合到电源轨的栅极端子。例如，第三晶体管可以包括在栅极耦合到接地或电压源极
‑
源极(VSS)的N沟道金属氧化物半导体(NMOS)晶体管。通常，NMOS晶体管在其栅极接地时处于关断状态，因此，第三晶体管在芯片上电时关断。
[0021]在另一示例中，第三晶体管可以包括P沟道金属氧化物半导体(PMOS)晶体管。通常，当PMOS晶体管的栅极电压高于源极电压时，PMOS晶体管处于关断状态。在PMOS示例中，第三晶体管的栅极可以耦合到电压漏极(VDD)，在芯片上电时产生正的栅极源极电压并且保持PMOS晶体管关断。
[0022]每个字线晶体管可以被配置为存储一位或多位，正如在图1
‑
5中更详细地描述。在
其中每个字线晶体管存储一位的实施方案中，可以通过在位线与公共节点之间设置或不设置晶体管来编程ROM单元阵列，其中公共节点耦合到字线晶体管的端子，例如源极或漏极。可以向位线预充电，并且当字线晶体管被接通时，其将位线放电到地(假设过孔进行位线与公共节点之间的电通信)或位线不放电(假设没有过孔)。
[0023]继续该示例，其它实施方式中也可以在每个字线晶体管存储多位，诸如两位。这种实施方式可以包括两条位线和一条源极线，其中位线和源极线被预充电。可以放置或不放置过孔以在单独的位线和源极线与字线晶体管的端子处的共用节点之间形成电接触。第一逻辑门(例如与门)和第二逻辑门(例如与门)可以各自耦合到源极线和位线的不同组合。每个逻辑门输出由字线晶体管存储的相应位。
[0024]在示例性ROM单元阵列的操作期间，在给定时间选择单个字线，但字线中的每条位线和源极线中可以共用。一个示例可为至少一些字线晶体管提供单独的位线和源极线。这种实施方式可以增加芯片的物理结构中的金属线的数量，但是可以通过减小本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种只读存储器(ROM)单元阵列，包括：第一晶体管，耦合到第一字线；第二晶体管，耦合到第二字线；以及第三晶体管，被设置在所述第一晶体管和所述第二晶体管之间，所述第三晶体管具有永久耦合到电源轨的第一栅极端子。2.根据权利要求1所述的ROM单元阵列，其中所述电源轨处于电压漏极
‑
漏极(VDD)处，并且其中所述第一晶体管、所述第二晶体管和所述第三晶体管各自包括P沟道金属氧化物半导体(PMOS)晶体管。3.根据权利要求1所述的ROM单元阵列，其中所述电源轨包括电压源极
‑
源极(VSS)处，并且其中所述第一晶体管、所述第二晶体管和所述第三晶体管各自包括N沟道金属氧化物半导体(NMOS)晶体管。4.根据权利要求1所述的ROM单元阵列，还包括：第四晶体管，耦合到第三字线，所述第四晶体管在与所述第三晶体管相对的一侧上耦合到所述第二晶体管；以及第五晶体管，耦合到所述第四晶体管并且具有永久耦合到所述电源轨的第二栅极端子。5.根据权利要求4所述的ROM单元阵列，其中所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管串联耦合。6.根据权利要求1所述的ROM单元阵列，其中所述第一晶体管存储第一数据位并且所述第二晶体管存储第二数据位。7.根据权利要求1所述的ROM单元阵列，还包括：第一位线、第二位线和第一源极线；以及第一逻辑门和第二逻辑门，所述第一逻辑门耦合到所述第一源极线和所述第一位线，并且被配置为输出由所述第一晶体管存储的第一位，所述第二逻辑门耦合到所述第一源极线和所述第二位线，并且被配置为输出由所述第一晶体管存储的第二位。8.根据权利要求7所述的ROM单元阵列，还包括将所述第一晶体管的端子连接到所述第一位线的过孔。9.根据权利要求7所述的ROM单元阵列，还包括将所述第一晶体管的端子连接到所述第二位线的过孔。10.根据权利要求7所述的ROM单元阵列，还包括将所述第一晶体管的端子连接到所述第一源极线的过孔。11.根据权利要求7所述的ROM单元阵列，还包括：第三位线、第四位线和第二源极线；以及第三逻辑门和第四逻辑门，所述第三逻辑门耦合到所述第二源极线和所述第三位线，并且被配置为输出由所述第二晶体管存储的第三位，所述第四逻辑门耦合到所述第二源极线和所述第四位线，并且被配置为输出由所述第二晶体管存储的第四位。12.根据权利要求7所述的ROM单元阵列，其中所述第一逻辑门被配置为输出由所述第二晶体管存储的第三位，并且所述第二逻辑门被配置为输出由所述第二晶体管存储的第四位。
13.根据权利要求7所述的ROM单元阵列，其中所述第一逻辑门和所述第二逻辑门对于所述第一晶体管和所述第二晶体管是共用的。14.一种读取只读存储器(ROM)单元阵列的方法，所述只读存储器单元阵列具有对应于第一字线的第一晶体管和对应于第二字线的第二晶体管，所述方法包括：在所述第一字线上施加第一信号以读取存储到所述第一晶体管的数据；在所述第二字线上施加第二信号以读取存储到所述第二晶体管的数据；以及在读取存储到所述第一晶体管的所述数据期间以及在读取存储到所述第二晶体管...

【专利技术属性】
技术研发人员：P，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：