基于动态规划的电路示意图模块列排序方法、设备和介质技术

本发明专利技术涉及集成电路技术领域，尤其涉及一种基于动态规划的电路示意图模块列排序方法、设备和介质，方法包括：步骤S1、设置V

【技术实现步骤摘要】
基于动态规划的电路示意图模块列排序方法、设备和介质


[0001]本专利技术涉及集成电路
，尤其涉及一种基于动态规划的电路示意图模块列排序方法、设备和介质。

技术介绍

[0002]随着超大规模集成电路工艺技术的快速发展，芯片设计变得越来越复杂。芯片设计过程中需要借助电路图可视化工具来进行调试和验证，以辅助用户发现设计中的潜在问题，提高开发效率。生成电路示意图需要确定模块列排序，然后在进行电路原理图的路由规划，电路原理图的路由规划是指在给定的两个或多个电路模块之间，通过特定的算法和约束，将模块之间的连接关系用若干个水平或垂直的信号线表示出来，方便用户了解各个模块间的逻辑与层次结构设计。在调试验证工具中的电路示意图不同于后端的布线布局图，力求用最小的空间完成所有信号线的路由规划，电路示意图服务于设计验证阶段，不仅对空间有要求，还需要能清晰准确地描述出芯片设计中各个模块之间的连接关系，还需要清晰呈现整个设计的层次结构。电路示意图不同信号线之间的信号线交叉点越少，电路示意图的可读性越高，不同的模块列排序会对应不同的信号线之间的信号线交叉点数量，如何调整不同的模块列排序，减少信号线之间的信号线交叉点，提高电路示意图的可读性成为亟待解决的技术问题。

技术实现思路

[0003]本专利技术目的在于，提供一种基于动态规划的电路示意图模块列排序方法、设备和介质，减少了信号线之间的信号线交叉点的数量，提高了电路示意图的可读性。
[0004]根据本专利技术第一方面，提供了一种基于动态规划的电路示意图模块列排序方法，所述电路示意图包括K个模块列{L1,L2,
…
,L
k
,
…
,L
K
}，其中，L
k
为第k个模块列，L
k
中包括f(k)个模块，第k个模块列包括f(k)！种排列方式{D
k,1
,D
k,2
,
…
,D
k,x
,
…
,D
k,f(k)！
}，D
k,x
为第k个模块列的第x种排列方式，x的取值范围为1到f(k)！，f(k)！表示f(k)的阶乘；
[0005]所述方法包括以下步骤：
[0006]步骤S1、设置V
1,z
＝0，k＝2；
[0007]步骤S2、基于预设的动态转移方程获取前k个模块列在第k个列模块L
k
的第r种排列方式D
k,r
下信号线交叉点数量的最小值V
k,r
，以及V
k,r
对应的前k个模块列的排序方式序列(D
1,x1
,D
2,x2
,
…
,D
v,xv
,
…
,D
k,r
)，所述预设的动态转移方程为：
[0008]V
k,r
＝min{V
k
‑
1,z
+X
k
‑
1,z,r
|z＝1,2,
…
,f(k
‑
1)！}
[0009]其中，V
k
‑
1,z
为前k
‑
1个模块列在第k
‑
1个模块列L
k
‑1在第z种排列方式D
k
‑
1,z
下信号线交叉点的最小值；X
k
‑
1,z,r
为第k
‑
1个模块列L
k
‑1在第z种排列方式D
k
‑
1,z
下，第k个模块列L
k
在第r种排列方式D
k,r
下，第k
‑
1个模块列L
k
‑1和第k个模块列L
k
之间信号线交叉点的数量；min{}表示取大括号中的最小值；r的取值范围为1到f(k)！；D
v,xv
为V
k,r
对应的第v个模块列对应的排序方式，v的取值范围为1到k,xv为1到f(v)！中的一个值；
[0010]步骤S3、若k<K,则设置k＝k+1,返回执行步骤S2，若k＝K,则获取V
k,r
的最小值,并将V
k,r
的最小值对应的当前的前k个模块列的排序方式序列(D
1,x1
,D
2,x2
,
…
,D
v,xv
,
…
,D
k,r
)确定为目标电路示意图模块列排序。
[0011]根据本专利技术第二方面，提供一种电子设备，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被设置为用于执行本专利技术第一方面所述的方法。
[0012]根据本专利技术第三方面，提供一种计算机可读存储介质，所述计算机指令用于执行本专利技术第一方面所述的方法。
[0013]本专利技术与现技术相比具有明显的优点和有益效果。借由上述技术方案，本专利技术提供的一种基于动态规划有的电路示意图模块列排序方法、设备和介质可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有以下有益效果：
[0014]本专利技术基于动态规划的方式优化了模块列内部模块的排序方法，有效减少了不同信号线连接线路之间的交叉点数量，提高了电路示意图的可读性，进而大幅度提升了用户对芯片设计的验证调试效率。
附图说明
[0015]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0016]图1为本专利技术实施例提供的基于动态规划的电路示意图模块列排序方法流程图；
[0017]图2为本专利技术实施例提供的未经本专利技术优化电路示意图；
[0018]图3为本专利技术实施例提供的图2经过本专利技术优化的电路示意图。
具体实施方式
[0019]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0020]本专利技术实施例提供了一种基于动态规划的电路示意图模块列排序方法，所述电路示意图包括K个模块列{L1,L2,
…
,L
k
,
…
,L
K
}，其中，L
k
为第k个模块列，L
k...

【技术保护点】

【技术特征摘要】
1.一种基于动态规划的电路示意图模块列排序方法，其特征在于，所述电路示意图包括K个模块列{L1,L2,
…
,L
k
,
…
,L
K
}，其中，L
k
为第k个模块列，k的取值范围为1到K，L
k
中包括f(k)个模块，第k个模块列包括f(k)！种排列方式{D
k,1
,D
k,2
,
…
,D
k,x
,
…
,D
k,f(k)！
}，D
k,x
为第k个模块列的第x种排列方式，x的取值范围为1到f(k)！，f(k)！表示f(k)的阶乘；所述方法包括以下步骤：步骤S1、设置V
1,z
＝0，k＝2；步骤S2、基于预设的动态转移方程获取前k个模块列在第k个列模块L
k
的第r种排列方式D
k,r
下信号线交叉点数量的最小值V
k,r
，以及V
k,r
对应的前k个模块列的排序方式序列(D
1,x1
,D
2,x2
,
…
,D
v,xv
,
…
,D
k,r
)，所述预设的动态转移方程为：V
k,r
＝min{V
k
‑
1,z
+X
k
‑
1,z,r
|z＝1,2,
…
,f(k
‑
1)！}其中，V
k
‑
1,z
为前k
‑
1个模块列在第k
‑
1个模块列L
k
‑1在第z种排列方式D
k
‑
1,z
下信号线交叉点的最小值；X
k
‑
1,z,r
为第k
‑
1个模块列L
k
‑1在第z种排列方式D
k
‑
1,z
下，第k个模块列L
k
在第r种排列方式D
k,r
下，第k
‑
1个模块列L
k
‑1和第k个模块列L
k
之间信号线交叉点的数量；min{}表示取大括号中的最小值；r的取值范围为1到f(k)！；D
v,xv
为V
k,r
对应的第v个模块列对应的排序方式，v的取值范围为1到k,xv为1到f(v)！中的一个值；步骤S3、若k<K,则设置k＝k+1,返回执行步骤S2，若k＝K,则获取V
k,r
的最小值,并将V
k,r
的最小值对应的当前的前k个模块列的排序方式序列(D
1,x1
,D
2,x2
,
…
,D
v,xv
,
…
,D
k,r
)确定为目标电路示意图模块列排序。2.根据权利要求1所述的方法，其特征在于，所述步骤S2还包括：步骤S21、获取当第k
‑
1个模块列L
k
‑1的排序方式为D
k
‑
1,z
，第k个模块列L
k
的排序方式为D
k，r
时，第k
‑
1个模块列L
k
‑1的第i个模块与第k个模块列L
k
的第j个模块的连接标识C
i,j
，以及...

【专利技术属性】
技术研发人员：肖承志，
申请(专利权)人：上海合见工业软件集团有限公司，
类型：发明
国别省市：