一种VCSEL外延结构及其制作方法、VCSEL芯片技术

本发明专利技术提供一种VCSEL外延结构及其制作方法、VCSEL芯片，其中VCSEL外延结构包括：层叠在衬底上的N型DBR反射层、谐振腔层和P型DBR反射层，谐振腔层包括有源区，P型DBR反射层包括第一DBR堆叠结构及第一AlGaAs过渡层，第一DBR堆叠结构包括交替层叠设置的Al

【技术实现步骤摘要】
一种VCSEL外延结构及其制作方法、VCSEL芯片


[0001]本专利技术涉及发光二极管
，更为具体地说，涉及一种VCSEL外延结构及其制作方法、VCSEL芯片。

技术介绍

[0002]VCSEL(Vertical
‑
Cavity Surface
‑
Emitting Laser，垂直腔面发射激光)芯片，因具有体积小、圆形输出光斑、单纵模输出、阈值电流小、价格低廉和易集成为大面积阵列等优点，而被广泛应用在光通信、光互连和光存储等领域。
[0003]DBR(distributed Bragg reflective，分布式布拉格反射)是一种反射镜结构，包含了两种光学材料组成的可调节的多层结构。最常用的是四分之一反射镜，其中每一层的厚度都对应四分之一的波长。在垂直腔面发射激光器领域中，谐振腔不是依靠解理面而是通过单片生长多层介质膜形成半导体布拉格反射镜，反射率可以超过99％，可以避免边发射激光器中解理腔由于解理本身的机械损伤、表面氧化和沾污等引起激光器性能退化。在雪崩光电探测器领域中，采用正面照射芯片结构结合布拉格反射镜可以替代常规背照射芯片结构。
[0004]为获得高反射率，构成DBR的两种材料需要具有较大折射率差，使其形成较大的带隙差，导致DBR具有较高串联电阻，产生多余功率损耗。界面势垒尖峰阻止载流子流动而产生大串联电阻，空穴有效质量较大，P型掺杂载流子迁移率低，尤其造成P型DBR有很高串联电阻，影响半导体器件性能。为降低串联电阻，设计带有过渡层的渐变DBR结构，过渡层通过缓变结降低势垒尖峰和改善势垒形状来降低串联电阻。
[0005]但现有VCSEL芯片中DBR在相同对数情况下，带有过渡层的渐变DBR结构的串联电阻相比没有过渡层的突变DBR结构得到改善，但是绝对反射率会低于没有过渡层的突变DBR结构。

技术实现思路

[0006]有鉴于此，本专利技术提供一种VCSEL外延结构及其制作方法、VCSEL芯片，以解决现有VCSEL芯片中DBR在相同对数情况下，带有过渡层的渐变DBR结构的串联电阻相比没有过渡层的突变DBR结构得到改善，但是绝对反射率会低于没有过渡层的突变DBR结构等问题。
[0007]为实现上述目的，本专利技术采用的技术方案如下：
[0008]一种VCSEL外延结构，其特征在于，包括：
[0009]衬底；
[0010]沿第一方向依次层叠在所述衬底上的N型DBR反射层、谐振腔层和P型DBR反射层，所述谐振腔层包括有源区，所述第一方向垂直于所述衬底，并由所述衬底指向所述P型DBR反射层；
[0011]其中，所述P型DBR反射层包括第一DBR堆叠结构及第一AlGaAs过渡层，所述第一DBR堆叠结构包括交替层叠设置的Al
x
GaAs层和Al
y
GaAs层，所述第一AlGaAs过渡层设置于所
述Al
x
GaAs层和所述Al
y
GaAs层之间，其中，x<y；
[0012]所述P型DBR反射层的掺杂浓度沿所述第一方向依次递增，且所述第一AlGaAs过渡层的厚度随所述P型DBR反射层的掺杂浓度增大呈减小趋势。
[0013]优选地，所述第一AlGaAs过渡层的厚度随所述P型DBR反射层的掺杂浓度增大呈线性减小；
[0014]或，所述第一AlGaAs过渡层的厚度随所述P型DBR反射层的掺杂浓度增大呈阶梯式减小；
[0015]或，所述第一AlGaAs过渡层的厚度随所述P型DBR反射层的掺杂浓度增大呈抛物线形减小。
[0016]优选地，所述Al
x
GaAs层、所述Al
y
GaAs层及所述第一AlGaAs过渡层为P型掺杂，所述第一AlGaAs过渡层的掺杂浓度大于与其相邻的所述Al
x
GaAs层和所述Al
y
GaAs层的掺杂浓度。
[0017]优选地，所述第一AlGaAs过渡层的厚度取值范围为5
‑
25nm，包括端点值。
[0018]优选地，所述N型DBR反射层包括第二DBR堆叠结构及第二AlGaAs过渡层，所述第二DBR堆叠结构包括交替层叠设置的Al
a
GaAs层和Al
b
GaAs层，所述第二AlGaAs过渡层设置于所述Al
a
GaAs层和所述Al
b
GaAs层之间，其中，a<b。
[0019]优选地，所述N型DBR反射层的掺杂浓度沿所述第一方向的反方向依次递增，且所述第二AlGaAs过渡层的厚度随所述N型DBR反射层的掺杂浓度增大呈减小趋势。
[0020]优选地，所述Al
a
GaAs层、所述Al
b
GaAs层及所述第二AlGaAs过渡层为N型掺杂，所述第二AlGaAs过渡层的掺杂浓度大于与其相邻的所述Al
a
GaAs层和所述Al
b
GaAs层的掺杂浓度。
[0021]优选地，在所述第一方向上，所述谐振腔层包括依次层叠的N型限制层、所述有源区、P型限制层和氧化层。
[0022]优选地，所述VCSEL外延结构还包括：
[0023]位于所述衬底与所述N型DBR反射层之间的缓冲层；
[0024]位于所述P型DBR反射层背离所述谐振腔层一侧的欧姆接触层。
[0025]本专利技术还提供了一种VCSEL外延结构的制备方法，所述制作方法包括以下步骤：
[0026]提供一衬底；
[0027]采用MOCVD设备，通过金属有机物化学气相沉积法，在所述衬底上依次生长N型DBR反射层、谐振腔层和P型DBR反射层，所述谐振腔层包括有源区；
[0028]其中，所述P型DBR反射层包括第一DBR堆叠结构及第一AlGaAs过渡层，所述第一DBR堆叠结构包括交替层叠设置的Al
x
GaAs层和Al
y
GaAs层，所述第一AlGaAs过渡层设置于所述Al
x
GaAs层和所述Al
y
GaAs层之间，其中，x<y；
[0029]所述P型DBR反射层的掺杂浓度沿所述第一方向依次递增，且所述第一AlGaAs过渡层的厚度随所述P型DBR反射层的掺杂浓度增大呈减小趋势。
[0030]一种VCSEL芯片，所述VCSEL芯片包括上述任一项所述的VCSEL外延结构。
[0031]经由上述的技术方案，从而达到如下效果：
[0032]1、本专利技术所提供的VCSEL外延结构，通过设置P型DBR反射层包括第一DBR堆叠结构及第一AlGaAs过渡层，第一DBR堆叠结构包括交替层叠设置的Al
x
GaAs层和Al
y
GaAs层，第一
AlGaAs过渡层设置于Al
x
GaAs层和Al
...

【技术保护点】

【技术特征摘要】
1.一种VCSEL外延结构，其特征在于，包括：衬底；沿第一方向依次层叠在所述衬底上的N型DBR反射层、谐振腔层和P型DBR反射层，所述谐振腔层包括有源区，所述第一方向垂直于所述衬底，并由所述衬底指向所述P型DBR反射层；其中，所述P型DBR反射层包括第一DBR堆叠结构及第一AlGaAs过渡层，所述第一DBR堆叠结构包括交替层叠设置的Al
x
GaAs层和Al
y
GaAs层，所述第一AlGaAs过渡层设置于所述Al
x
GaAs层和所述Al
y
GaAs层之间，其中，x<y；所述P型DBR反射层的掺杂浓度沿所述第一方向依次递增，且所述第一AlGaAs过渡层的厚度随所述P型DBR反射层的掺杂浓度增大呈减小趋势。2.根据权利要求1所述的VCSEL外延结构，其特征在于：所述第一AlGaAs过渡层的厚度随所述P型DBR反射层的掺杂浓度增大呈线性减小；或，所述第一AlGaAs过渡层的厚度随所述P型DBR反射层的掺杂浓度增大呈阶梯式减小；或，所述第一AlGaAs过渡层的厚度随所述P型DBR反射层的掺杂浓度增大呈抛物线形减小。3.根据权利要求1所述的VCSEL外延结构，其特征在于：所述Al
x
GaAs层、所述Al
y
GaAs层及所述第一AlGaAs过渡层为P型掺杂，所述第一AlGaAs过渡层的掺杂浓度大于与其相邻的所述Al
x
GaAs层和所述Al
y
GaAs层的掺杂浓度。4.根据权利要求1所述的VCSEL外延结构，其特征在于：所述第一AlGaAs过渡层的厚度取值范围为5
‑
25nm，包括端点值。5.根据权利要求1所述的VCSEL外延结构，其特征在于：所述N型DBR反射层包括第二DBR堆叠结构及第二AlGaAs过渡层，所述第二DBR堆叠结构包括交替层叠设置的Al
a
GaAs层和Al
b
GaAs层，所述第二AlGaAs过渡层设置于所述Al
a
GaAs...

【专利技术属性】
技术研发人员：吴真龙，
申请(专利权)人：扬州乾照光电有限公司，
类型：发明
国别省市：